Présentation
RÉSUMÉ
Cet article donne une perspective d’ensemble de l’évolution de l’architecture des ordinateurs. Cette présentation permet de préciser la place et le rôle de chacun des articles particuliers de la rubrique « Matériel » de ce traité. Un second but de cet article est de montrer l’articulation entre la technologie des semi-conducteurs, les concepts architecturaux et les besoins des grandes classes d’applications qui utilisent ces ordinateurs, qu’ils soient visibles (PC et serveurs) ou non (systèmes embarqués et systèmes mobiles). L’augmentation des fréquences d’horloge liée aux générations successives de technologies CMOS a été le facteur clé de l’augmentation des performances jusqu'au début des années 2000. Mais le « mur de la chaleur », en interdisant des fréquences supérieures à 4 GHz a provoqué un tournant vers les architectures parallèles (multi-cœurs, GPU, accélérateurs matériels) pour pouvoir continuer à augmenter les performances.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleABSTRACT
This article has two main objectives. The first one is to present an overview of the evolution of computer architecture. This presentation allows to specify the place and role of each of the individual items in the "Hardware" category of the treaty. The second one is to show the relationships between the semiconductor technology, the architectural concepts and the needs of large classes of applications that use these computers, either the visible ones (PCs or servers) or the embedded and the mobile systems. As the clock frequency increase that was allowed by the successive generations of CMOS technology was the key factor in performance gains until the early 2000s, the "heat wall" prohibiting frequencies above 4 GHz caused a shift towards parallel architectures (multi-cores, GPU, hardware accelerators) to continue the performance increase.
Auteur(s)
-
Daniel ETIEMBLE : Ingénieur de l'INSA de Lyon - Professeur émérite à l'université Paris Sud
INTRODUCTION
Cet article a deux objectifs principaux. Le premier est de donner une perspective d'ensemble de l'évolution de l'architecture des ordinateurs. Cette présentation permet de préciser la place et le rôle de chacun des articles particuliers de la rubrique « Matériel » de ce traité. Le second est de montrer l'articulation entre la technologie des semi-conducteurs, les concepts architecturaux et les besoins des grandes classes d'applications qui utilisent ces ordinateurs, qu'ils soient visibles (PC et serveurs) ou non (systèmes embarqués et systèmes mobiles). Alors que l'augmentation des fréquences d'horloge liée aux générations successives de technologies CMOS a été le facteur clé de l'augmentation des performances jusqu'au début des années 2000, le « mur de la chaleur » interdisant des fréquences supérieures à 4 GHz a provoqué un tournant vers les architectures parallèles (multi-cœurs, GPU, accélérateurs matériels) pour pouvoir continuer à augmenter les performances.
KEYWORDS
CPU | multi-core | GPU | CMOS technology | heat wall | memory wall
VERSIONS
- Version archivée 1 de févr. 2001 par Daniel ETIEMBLE
- Version archivée 2 de févr. 2009 par Daniel ETIEMBLE
DOI (Digital Object Identifier)
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(238 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
3. Avant le mur de la chaleur
Des premiers microprocesseurs au début des années 2000, la période est généralement caractérisée comme celle du « free lunch » : pour obtenir de meilleures performances, il suffisait d'attendre 18 à 24 mois entre deux générations technologiques successives sans beaucoup modifier la structure des logiciels.
3.1 Performances monoprocesseur
Les performances d'un processeur sur l'exécution d'un programme utilisateur sont exprimées par l'équation suivante, qui donne le temps d'exécution Tex en fonction de différents paramètres :
![](figures/ul-h1058v3niv10003/3/nv16843847446-web.gif)
avec :
- NI :
- nombre d'instructions exécutées. Il dépend du jeu d'instructions et des performances des compilateurs,
- CPI :
- nombre moyen de cycles d'horloge nécessaires par instruction qui dépend de la complexité des instructions : nombre d'opérandes par instruction, méthode d'accès aux opérandes, nombre d'accès mémoire, etc. IPC = 1/CPI est le nombre d'instructions exécutées par cycle d'horloge,
- Tc :
- temps de cycle d'horloge du processeur. Il est fonction de la décomposition de l'exécution de l'instruction en étapes élémentaires simples et de la technologie utilisée qui détermine le temps d'exécution des étapes élémentaires. Tc = 1/F où F est la fréquence d'horloge du processeur.
La formule peut être réécrite sous la forme :
![](figures/ul-h1058v3niv10003/3/nv16843847447-web.gif)
L'amélioration des performances peut être obtenue en diminuant NI, en augmentant IPC et F et en combinant les trois facteurs. Nous les examinons successivement.
HAUT DE PAGE3.2 Augmenter la fréquence d'horloge
La...
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(238 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Avant le mur de la chaleur
BIBLIOGRAPHIE
-
(1) - HENNESSY (J.L.), PATERSON (D.) - Architecture des ordinateurs, une approche quantitative (3e édition). - Vuibert Informatique (2003).
-
(2) - GARGINI (P.) - The roadmap to success : 2013 ITRS Update. - http://www.ewh.ieee.org/r6/scv/eds/slides/2014-Mar-11-Paolo.pdf
-
(3) - JALIER (C.) - Communication et contrôle dans les architectures homogènes de circuits pour télécommunications. - Montpellier : Université de Montpellier 2 : thèse de doctorat, génie électrique, électronique, photonique et systèmes, sous la direction de TORRES Lionel (2010).
-
(4) - HILL (J.) - Memory wall. - Dell High Performance Wiki http://en.community.dell.com/techcenter/high-performance-computing/w/wiki/2284
-
(5) - * - TOP 500 http://www.top500.org/
-
(6) - ESMAEILZADEH...
DANS NOS BASES DOCUMENTAIRES
ANNEXES
Opérateurs séquentiels
ETIEMBLE (D.) - Réalisation des opérateurs logiques. - [E 182] (2013).
FREY (C.) - Mémoires à semi-conducteurs. - [E 2 490] (2006).
HAUT DE PAGECet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(238 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive