Présentation
En anglaisRÉSUMÉ
L’objectif de cet article est de présenter un état de l’art sur la méthodologie de développement CEM. Après un rappel du cycle de développement en V, nous décrivons les étapes de l’approche remontante qui vont permettre de justifier les spécifications de design. Les règles de l’art permettent d’éviter les erreurs majeures de design, cependant les contraintes mécaniques, thermiques ou de placement rendent inapplicables certaines règles. Il faut donc spécifiquement les adapter et les justifier par modélisation. La dernière étape du développement est la rédaction du Plan de Test qui va permettre de garantir la reproductibilité des résultats.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleABSTRACT
The objective of this article is to present a state-of-the-art methodology regarding the EMC development. After reviewing the development cycle in section V, we will then proceed to a description of the various steps of the upwards approach on which design specifications are to be grounded . Although this state -of-the-art method prevents the occurence of major design errors, certain rules are inapplicable due to mechanical, thermal and placement constraints. They thus have to be specifically adapted and justified through modelling. The final development stage consists of the Test Plan drafting which is to guarantee reproducibility results.
Auteur(s)
-
François de Daran : Expert CEM - SAFRAN – Sagem Défense et Sécurité
-
Frédéric Lafon : Senior Expert CEM - Responsable de l'activité d'expertise CEM à VALEO
-
Thierry SEGOND : Expert CEM - SAFRAN – Sagem Défense et Sécurité
INTRODUCTION
Le design CEM est un art compliqué à l'interface entre différentes disciplines comme l'électronique, les hyperfréquences, l'électromagnétisme ou la mécanique. Il est donc important pour le concepteur de s'appuyer sur une méthodologie de travail qui va lui permettre d'intégrer ces contraintes hétérogènes. Les étapes de cette méthodologie vont lui permettre de mettre en place et de justifier des spécifications de conception basées sur un savoir-faire et des outils de modélisation et de simulation. En fin de conception, il faudra de plus définir précisément les outils et méthodes de qualification dans le « Plan de Test » de façon à garantir la représentativité et la répétabilité des essais.
Le point de commencement du routage d'une carte électronique est l'analyse de la place qui lui est réservée à l'intérieur d'une mécanique existante. Cette mécanique pouvant être ou non métallique, il faut savoir utiliser ces propriétés pour améliorer le comportement de la carte électronique vis-à-vis des émissions de perturbation électromagnétique en haute fréquence ainsi que des agressions extérieures.
Le routage de la carte électronique est aussi guidé par des règles de sécurité électrique (directive basse tension) qui introduisent des notions d'isolement galvanique.
Le nombre de couches allouées dans la carte guide le choix d'utilisation d'un plan de masse complet ou d'un maillage. De plus, les circulations de courant dans ce plan de masse ont un impact sur les règles de ségrégation entre les fonctions génératrices de perturbations, comme l'électronique numérique rapide, et celles qui seront sensibles comme les fonctions analogiques bas niveau. Une grande importance doit être apportée au design de ce plan qui apporte une protection nécessaire tant en émission qu'en immunité.
Cependant l'utilisation des règles génériques de routage ne garantit pas d'obtenir les performances CEM requises. Qui plus est, du fait de contraintes autres que CEM, ces règles génériques ne sont généralement pas applicables sans dérogation. La modélisation, le calcul et la simulation sont les voies les plus appropriées pour valider des choix de routage ou des dimensionnements de filtrages. Des exemples de modèles équivalents de composants sont présentés et exploités afin de décrire cette démarche.
Le Plan de Test CEM est le document sur lequel est basé l'ensemble des essais CEM. Il doit permettre la réalisation d'une campagne de qualification en éliminant les risques liés à une mauvaise interprétation du cahier des charges ou une mauvaise mise en œuvre d'un moyen d'essai. Pour se faire, il comporte un grand nombre d'informations spécifiques à l'équipement à qualifier, comme une description du fonctionnement du produit ou des événements redoutés. De plus, il doit contenir le plus possible d'information permettant de garantir la reproductibilité des essais, en particulier la description de l'environnement comme le banc de charge ou les différents faisceaux.
MOTS-CLÉS
KEYWORDS
EMC | EMC design
DOI (Digital Object Identifier)
Cet article fait partie de l’offre
Électronique
(227 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
2. Règles génériques de placement-routage
2.1 Impact du format de la carte : impédance par carré
Le format de la future carte aura un impact direct sur la stabilité de la référence de potentiel. L'impédance par carré d'un plan de cuivre est directement liée à son format au-delà du mégahertz. L'équation (1) nous donne la valeur de l'impédance d'un plan de cuivre carré sans trou. En haute fréquence cette valeur est indépendante de l'épaisseur du plan. Cette impédance sera d'autant plus influente pour les circuits imprimés installés dans des boîtiers non métalliques car la carte gère seule son équipotentialité. Par contre, pour une carte installée dans un boîtier conducteur, il sera possible d'utiliser le boîtier pour améliorer la situation. La 3 nous donne l'impédance par carré en fonction de la fréquence.
avec :
- Z :
- impédance de surface (µΩ),
- F :
- fréquence (MHz),
- σr :
- conductivité du conducteur par rapport au cuivre sans dimension (1 pour le cuivre),
- µr :
- perméabilité magnétique relative du matériau sans dimension (1 pour le cuivre).
l'impédance d'un plan de référence est liée à sa forme.
2.2 Impact de la mécanique sur l'équipotentialité
Le métal ou la métallisation de la mécanique ou du boîtier peuvent servir à améliorer l'équipotentialité. En fonction du format de la carte électronique, les points de fixation doivent servir à abaisser l'impédance de la référence de potentiel.
La 4 donne un exemple de reprise de masse pouvant être réalisé. Ces points...
Cet article fait partie de l’offre
Électronique
(227 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Règles génériques de placement-routage
BIBLIOGRAPHIE
-
(1) - CHAROY (A.) - Compatibilité électromagnétique - . Dunod (2005).
-
(2) - CLAYTON (R. Paul.) - Introduction to electromagnetic compatibility. - Wiley (2006).
-
(3) - FORD - Electromagnetic compatibility requirements for Ford - http://www.fordemc.com/Motor Company
-
(4) - AIRBUS - Airbus directives for equipment development - . ABD0100.1.2_G
-
(5) - LAFON (F.) - Développement de techniques et de méthodologies pour la prise en compte des contraintes CEM dans la conception d'équipements du domaine automobile. Étude de l'immunité du composant à l'équipement - . Ph. D INSA de Rennes, (2011).
-
(6) - PAN (G.), OLSON (K.), and GILBERT (B.) - Improved algorithmic methods for the prediction of wavefront propagation behavior in multiconductor transmission lines...
NORMES
-
Electronic design automation libraries – Part 1 – Input/output buffer information specifications (IBIS version 3.2) - IEC 62014-1 - 2001
-
EMC IC modelling part 2: Models of Integrated Circuits for EMI behavioural simulation – Conducted Emission modelling - IEC 62433-2 - 2008
-
Integrated Circuit EMC IC modelling Part 4: ICIM -CI, Integrated Circuit Immunity Model, Conducted Immunity - IEC 62433-4 - 2009
-
Integrated circuits Measurement of electromagnetic emissions, 150 kHz to 1 GHz – Part 4: Measurement of conducted emissions – 1 Ohm / 150 Ohm direct coupling method - IEC 61967-4 - 2006
-
Integrated circuits Measurement of electromagnetic immunity 150 kHz to 1 GHz Part 4: Direct RF power injection method - IEC 62132-4 - 2006
Cet article fait partie de l’offre
Électronique
(227 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive