1 - PROBLÉMATIQUE DE LA PROTECTION DE LA PROPRIÉTÉ INTELLECTUELLE DES CONCEPTEURS DE CIRCUITS INTÉGRÉS

• 1.1 - Problématique
  Figure 1 - Cycle de vie simplifié d’un circuit intégré qui débute à gauche par la conception chez le concepteur sans moyen de fabrication (fabless designer)
• 1.2 - Contrefaçon de circuits intégrés
  Figure 2 - Évolution conjointe du nombre de cas de contrefaçons de circuits intégrés et composants électroniques reportés aux États-Unis (barres bleues) et du marché mondial de ventes de semi-conducteurs (ligne verte), source ERAI [4] Figure 3 - Description du cycle d’approvisionnement qui a conduit à ce qu’une contrefaçon d’un transistor de la société américaine Fairchild Semiconductor se retrouve dans le système de missiles d’un hélicoptère de l’US Navy [8]
• 1.3 - Principales menaces
  Figure 4 - Les principales menaces (représentées par des flèches rouges et vertes) ciblant la propriété intellectuelle d’un concepteur de circuits intégrés durant le cycle de vie Figure 5 - Les principales menaces ciblant la propriété intellectuelle d’un concepteur d’IP (IP designer) une fois que celle-ci est distribuée
• 1.4 - Classifications des menaces
  Figure 6 - Les quatre cas typiques (à droite) de contrefaçon du circuit intégré original (à gauche)
• 1.5 - Synthèse
  Tableau 1 - Lien entre menaces et entités entrant en jeu lors du cycle de vie [...]

2 - DÉTECTION DE CONTREFAÇONS

• 2.1 - Détection physique
  Figure 7 - Quelques éléments de l’inspection visuelle d’un circuit intégré dans le but de détecter un produit contrefait (source Laboratoire Hubert Curien) Figure 8 - Cas typiques de défauts constatés lors d’une inspection visuelle, ici au microscope (source Université de Floride) Figure 9 - Exemples de contrefaçons de marquage détectées après application d’une solution chimique sur de faux circuits intégrés des sociétés Intel, Atmel et Motorola Figure 10 - Illustration de la détection d’une contrefaçon (à droite) d’un circuit FPGA (à gauche) après décapsulation (source Laboratoire Hubert Curien)
• 2.2 - Détection par watermarking
  Figure 11 - Une marque (W) insérée systématiquement dans tous les circuits intégrés de même référence par une technique de watermarking peut permettre de détecter dans un lot de composants la présence de contrefaçons Figure 12 - Une marque (W) insérée dans un circuit intégré ou dans un composant virtuel (IP) par une technique de watermarking peut permettre de détecter une copie
• 2.3 - Système de transmission discrète d’information de propriété intellectuelle
  Figure 13 - Principe de la transmission discrète d’information de propriété intellectuelle sur le canal électromagnétique développé au Laboratoire Hubert Curien [23] Figure 14 - Illustration de l’identification automatique et rapide de circuits intégrés dans une chaîne d’approvisionnement par lecture sur le canal électromagnétique d’une information de propriété intellectuelle transmise discrètement depuis l’intérieur des circuits
• 2.4 - Comparaison des moyens de détection
  Tableau 2 - Comparaison des différentes méthodes de détection de contrefaçons [...]

3 - PROTECTION CONTRE LA RÉTRO-INGÉNIERIE ET LE CLONAGE

• 3.1 - Protection au niveau microélectronique
  Figure 15 - Illustration d’une technique de camouflage au niveau microélectronique de portes logiques NON-ET et NON-OU standard
• 3.2 - Cas particulier du clonage de FPGA de technologies SRAM et FLASH
• 3.3 - Comparaison des moyens de protection contre la rétro-ingénierie et le clonage
  Tableau 3 - Comparaison des différentes techniques de protection contre la [...]

4 - MATÉRIELS SALUTAIRES (SALUTARY HARDWARE, SALWARE) POUR LA PROTECTION DE LA PROPRIÉTÉ INTELLECTUELLE DES CONCEPTEURS

• 4.1 - Activation d’un circuit intégré après fabrication
  Figure 16 - Illustration du scénario d’activation du circuit intégré après fabrication par accès direct par le concepteur Figure 17 - Illustration du scénario d’activation du circuit intégré à distance par le concepteur ou bien par une tierce personne autorisée Figure 18 - Exemples des principaux points intéressants pour bloquer un SoC complexe et hétérogène représentatif de ce qu’il est aujourd’hui possible de concevoir Figure 19 - Chaîne d’insertion de portes logiques pour forcer les sorties (G13, G14) du circuit logique original (à gauche) à un niveau fixe lorsque la clé d’activation (ici (K1, K2)) n’a pas la bonne valeur (1,0) [31] Figure 20 - Illustration du fonctionnement d’une PUF insérée dans trois circuits intégrés strictement identiques Figure 21 - Schéma de principe d’une Arbiter-PUF constituée de deux chemins configurables identiques dans lesquels un même événement électrique (un front montant du signal d’entrée) va se propager. L’arbitre final va déterminer sur lequel des deux chemins l’événement s’est propagé le plus rapidement et indiquera le résultat sur sa sortie Figure 22 - Schéma de principe d’une RO-PUF composée de deux ensembles distincts de m oscillateurs en anneau
• 4.2 - Activation sécurisée à distance de circuits intégrés : vers des licences d’utilisation du matériel
  Figure 23 - Système minimum pour l’activation sécurisée à distance d’un circuit intégré Figure 24 - Déblocage d’un nombre N d’IP à distance avec monitoring du nombre d’instanciations et unicité des requêtes d’activation Figure 25 - Une simple machine à états finis associée au système d’activation sécurisée peut permettre de distribuer une IP en version d’évaluation qui peut ne plus être effective après l’arrivée d’un événement particulier Figure 26 - Vue d’ensemble de l’utilisation d’un système d’activation sécurisée pour la distribution des IP avec possibilité de mode d’évaluation (demo) et d’évolutions des fonctionnalités (feature) en cours d’utilisation [9]

5 - CONCLUSION

6 - GLOSSAIRE