Présentation

Article

1 - TECHNIQUES DE CONCEPTION POUR AUGMENTER LA TESTABILITÉ D’UN CIRCUIT

2 - NORME IEEE 1149.1 « BOUNDARY SCAN »

3 - VERS LE TEST DES SOC

4 - TECHNIQUES DE CONCEPTION POUR AUGMENTER LA TESTABILITÉ EN LIGNE

5 - OUTILS CAO

6 - EXEMPLES D’UTILISATION DES TECHNIQUES DE DFT

7 - CONCLUSION

| Réf : E2461 v1

Vers le test des SoC
Test des circuits intégrés numériques - Conception orientée testabilité

Auteur(s) : Régis LEVEUGLE

Date de publication : 10 août 2002

Pour explorer cet article
Télécharger l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !

Sommaire

Présentation

Auteur(s)

  • Régis LEVEUGLE : Ingénieur de l’École nationale supérieure d’électronique et de radioélectricité de Grenoble - (ENSERG) - Professeur à l’Institut national polytechnique de Grenoble (INPG) - Laboratoire des techniques de l’informatique et de la microélectronique pour l’architecture - d’ordinateurs (TIMA)

Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.

Lire l’article

INTRODUCTION

Lans la première partie intitulée « Test des circuits intégrés numériques – Notions de base. Génération de vecteurs » Test des circuits intégrés numériques- Notions de base. Génération de vecteurs, les principaux concepts du domaine ont été introduits. Cette deuxième partie présente plus en détail différentes techniques pouvant être mises en œuvre, pendant la conception d’un circuit, pour faciliter son test en fin de fabrication ou dans l’équipement. Quelques techniques de base employées pour réaliser un test pendant l’exécution de l’application sont également introduites.

Cet article constitue la deuxième partie d’un ensemble consacré aux tests des circuits intégrés numériques :

  • Test des circuits intégrés numériques – Notions de base. Génération de vecteurs ;

  • Test des circuits intégrés numériques – Conception orientée testabilité [E 2 461] ;

  • Test des circuits intégrés numériques – Pour en savoir plus [Doc. E 2 462].

Nous rappelons au lecteur qu’un glossaire des termes utilisés dans l’article est présenté dans la première partie de l’article ([E 2 460], encadré 1).

Cet article est réservé aux abonnés.
Il vous reste 95% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

VERSIONS

Il existe d'autres versions de cet article :

DOI (Digital Object Identifier)

https://doi.org/10.51257/a-v1-e2461


Cet article fait partie de l’offre

Électronique

(228 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS

3. Vers le test des SoC

L’évolution des modèles de fautes pour les technologies récentes a été présentée dans l’article [E 2 460], § 2.3. En parallèle de cette évolution, les technologies submicroniques profondes (DSM) induisent, pour les circuits les plus pointus (SoC ou système sur une puce), de nouveaux problèmes liés :

  • à l’augmentation de la complexité des éléments intégrés ;

  • à l’augmentation de la densité d’intégration ;

  • à la forte croissance des fréquences d’horloges ;

  • à la diminution requise des coûts.

  • L’augmentation de la complexité des circuits induit essentiellement quatre types de problèmes.

  • Fossé croissant entre les bandes passantes externe et interne d’un circuit

La bande passante externe est définie comme le produit entre le nombre de broches (en excluant les broches d’alimentation) et la fréquence de commutation des signaux externes.

La bande passante interne est définie comme le produit entre le nombre de transistors (ou de portes) dans le circuit et la fréquence de commutation des signaux internes.

Ces deux derniers paramètres augmentent beaucoup plus rapidement que les précédents. Il est ainsi prévu d’ici 2010 une croissance de trois ordres de grandeur de la bande passante interne alors que la bande passante externe n’augmenterait que dans un rapport 10. Ceci montre clairement que l’accès aux éléments internes depuis les broches du circuit sera considérablement plus difficile qu’aujourd’hui, réduisant l’efficacité attendue d’un test externe, et augmentant dans des proportions inacceptables les temps d’application des tests par des équipements externes.

Il faut ajouter à ceci qu’une part non négligeable des éléments intégrés correspondent à des blocs séquentiels (machines à états finis ou blocs équivalents). L’augmentation du nombre de transistors se traduit donc par une très forte croissance de l’espace des états devant être exploré lors du test, ce qui complique encore la tâche de génération des vecteurs et tend également...

Cet article est réservé aux abonnés.
Il vous reste 95% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

Cet article fait partie de l’offre

Électronique

(228 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS

Lecture en cours
Vers le test des SoC
Sommaire
Sommaire

Cet article est réservé aux abonnés.
Il vous reste 94% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

Cet article fait partie de l’offre

Électronique

(228 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS