Bibliographie & annexes
Quiz & test
Présentation
RÉSUMÉ
Cet article a pour but de retracer les évolutions techniques qui ont abouti aux mémoires actuelles. Après une brève présentation des différents sous-ensembles de ce composant que sont la matrice de mémorisation, la logique de contrôle et l’interface d’entrée-sortie, leurs évolutions spécifiques sont détaillées. Le portrait de ce qui pourrait être appelée « mémoire idéale » est ensuite esquissé à partir des recherches et des réponses industrielles actuelles. En particulier, sont développés quatre composants électroniques émergents : les mémoires à changement de phase, les mémoires résistives, les mémoires ferroélectriques et les mémoires magnétorésistives (respectivement la PCRAM, la ReRAM, la FRAM et la MRAM).
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleABSTRACT
This article traces the technical developments that have led to current data memory stores. After a brief presentation of the different subsets of this component, including the storage array, the control logic and the input-output interface, we detail how each of them has developed. The picture of what might be called the "perfect memory" is then sketched from current research and industry trends. In particular, four emerging electronic components now available, namely phase change, resistive, ferroelectric and magnetoresistive memories (PCRAMs, ReRAM, FRAMs, and MRAMs), are presented.
Auteur(s)
-
Philippe DARCHE : Maître de conférences à l’Institut Universitaire de Technologie (IUT) de Paris - (Université de Paris), - Chercheur au LIP6 dans l’équipe Inria DeLyS de Sorbonne Université, Paris, France
INTRODUCTION
Depuis les premières mémoires intégrées vives statiques et dynamiques de la société Intel apparues respectivement en 1969 et 1971, ces composants n’ont cessé d’évoluer en termes de capacité de stockage et de performance, principalement en temps de latence et le débit. La capacité de la mémoire dynamique est ainsi passée de 1 Kib (référence Intel 1103 – 1971) à 32 Gib (DDR4 SDRAM – 2019) et son temps de cycle a débuté à 580 ns pour arriver aux alentours de 32,5 ns (modèle DDR4-3200-20-20-32 ligne activée) pour une lecture aléatoire (mêmes références que précédemment).
L’objet de cet article est de retracer les évolutions techniques de la mémoire à semi-conducteurs. Les différents sous-ensembles de ce composant, que sont la matrice de mémorisation, la logique de contrôle périphérique et l’interface, sont d’abord présentés, puis leurs évolutions détaillées. Par ailleurs, les progrès de l’intégration font que, depuis le milieu des années 1990, il est possible d’intégrer un système informatique sur une seule puce. La mémoire qui y est intégrée se nomme mémoire embarquée, nous précisons ses avantages. Pour terminer, nous esquissons ce que serait la « mémoire idéale » à partir des recherches actuelles. Son portrait pourrait être une capacité de stockage identique à celle des mémoires « classiques », une absence de volatilité de l’information, un débit compatible avec les architectures de processeurs actuelles et une meilleure efficacité énergétique. Nous présentons en particulier trois réponses industrielles actuelles que sont les mémoires à changement de phase, ferroélectriques et magnétorésistives dont les représentants respectifs sont la PCRAM, la ReRAM, la FRAM et la MRAM.
Le lecteur trouvera en fin d'article un glossaire, un tableau des acronymes et des notations utilisés.
L'expertise technique et scientifique de référence
MOTS-CLÉS
technologie de l'information mémoire à semi-conducteurs à accès aléatoire mémoire vive mémoire morte mémoire émergente
KEYWORDS
information technology | solid-state random access memory | RAM | ROM | emerging memory
VERSIONS
- Version archivée 1 de déc. 2016 par Philippe DARCHE
DOI (Digital Object Identifier)
CET ARTICLE SE TROUVE ÉGALEMENT DANS :
Accueil > Ressources documentaires > Électronique - Photonique > Électronique > Microélectronique : dispositifs, technologies et circuits > Évolution des mémoires à semi-conducteurs à accès aléatoire > Modélisation d’une mémoire à semi-conducteurs
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(239 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
Évolution de la cellule et de la matrice de mémorisation1. Modélisation d’une mémoire à semi-conducteurs
Une mémoire générique peut se modéliser sous la forme de trois sous-ensembles (figure 1) qui sont la matrice de mémorisation, la logique de contrôle interne et l’interface d’Entrée-Sortie (E/S).
La matrice (ou grille) comprend les cellules de mémorisation d’une capacité d’un bit, adressées par coïncidence, c’est-à-dire par activation d’une ligne et sélection d’une colonne. Le point mémoire est dit « actif » si le composant qui mémorise l’information est de type actif (i.e. transistor) ; il est dit « passif » dans l’autre cas. Pour ce dernier, il appartiendra alors à une grille passive appelée aussi « arrangement à points de connexion ». Le point mémoire est un composant, soit bistable, soit mémorisant une grandeur électrique. L’adressage aléatoire se caractérise par un temps d’accès constant en lecture quelle que soit l’adresse (i.e. la localisation) de la cellule.
Le type de mémorisation classifie les mémoires à accès aléatoire. Il faut distinguer la mémoire vive ou RAM (Random Access Memory) et la mémoire morte ou ROM (Read Only Memory). La première perd son information en cas de coupure d’alimentation électrique. Son type de cellule détermine la catégorie de la mémoire vive, statique (SRAM pour Static RAM) ou dynamique (DRAM pour Dynamic RAM). La seconde garantit la permanence de l’information. Il faut distinguer la MROM (Mask-programmed ROM), dont l’information est gravée dans le silicium des versions programmables (PROM pour Programmable ROM) avec, éventuellement, la possibilité d’un effacement préalable (EPROM pour Erasable PROM, EEPROM pour Electrically EPROM, EAROM pour Electrically Alterable ROM) permettant alors une reprogrammation.
Une logique périphérique gère l’accès à cette matrice. En particulier, à partir d’une adresse externe, un décodeur d’adresse de ligne active une ligne de cellules se connectant aux colonnes (lignes de bit). Connecté à chaque extrémité de ces dernières, un amplificateur de lecture ou SA (Sense Amplifier) est chargé d’interpréter l’information électrique. Un multiplexeur (MUX), à partir d’une adresse de colonne, sélectionne...
L'expertise technique et scientifique de référence
TEST DE VALIDATION ET CERTIFICATION CerT.I. :
Cet article vous permet de préparer une certification CerT.I.
Le test de validation des connaissances pour obtenir cette certification de Techniques de l’Ingénieur est disponible dans le module CerT.I.
de Techniques de l’Ingénieur ! Acheter le module
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(239 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Modélisation d’une mémoire à semi-conducteurs
BIBLIOGRAPHIE
-
(1) - DARCHE (P.) - Architecture des ordinateurs – Mémoires à semi-conducteurs : Principe de fonctionnement et organisation interne des mémoires vives. - Volume 1. Éditions Vuibert. ISBN 978-2-311-00476-2 (2012).
-
(2) - SIDDIQI (M.A.) - Dynamic RAM : Technology Advancements. - CRC Press. ISBN-13 978-1439893739 (2012).
-
(3) - Low power and reliable SRAM memory cell and array design. - Koichiro Ishibashi and Kenichi Osada Editors. Springer Séries in Advanced Microelectronics. ISBN 978-3-642-19567-9 (2011).
-
(4) - MASUOKA (F.) et al - A new flash E2PROM cell using triple polysilicon technology. - International Electron Devices Meeting (IEDM) Digest, vol. 30, p. 464-467 (1984).
-
(5) - DARCHE (P.) - Architecture des ordinateurs – Interfaces et périphériques – Cours avec exercices corrigés. - Éditions Vuibert. ISBN 2-7117-4814-6 (2003).
-
...
DANS NOS BASES DOCUMENTAIRES
-
...
NORMES
-
IEEE Draft Standard for Prefixes for Binary Multiples. The Institute of Electrical and Electronics Engineers. New York, USA. - IEEE STD P1541/D5 - 2002
-
IEEE Standard for Prefixes for Binary Multiples. ISBN 0-7381-3386-8. - IEEE STD 1541-2002 -
-
IEC Letter symbols to be used in electrical technology – Part 2 : Telecommunications and electronics – Symboles littéraux à utiliser en électrotechnique – Partie 2 : Télécommunications et électronique. International Electrotechnical Commission – Édition 2.0 – Bilingual. Août 2005. - NF EN IEC 60027-2 - 2019
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(239 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
QUIZ ET TEST DE VALIDATION PRÉSENTS DANS CET ARTICLE
1/ Quiz d'entraînement
Entraînez vous autant que vous le voulez avec les quiz d'entraînement.
2/ Test de validation
Lorsque vous êtes prêt, vous passez le test de validation. Vous avez deux passages possibles dans un laps de temps de 30 jours.
Entre les deux essais, vous pouvez consulter l’article et réutiliser les quiz d'entraînement pour progresser. L’attestation vous est délivrée pour un score minimum de 70 %.
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(239 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
