Bibliographie & annexes
Quiz & test
Présentation
RÉSUMÉ
Cet article a pour but de retracer les évolutions techniques qui ont abouti aux mémoires actuelles. Après une brève présentation des différents sous-ensembles de ce composant que sont la matrice de mémorisation, la logique de contrôle et l’interface d’entrée-sortie, leurs évolutions spécifiques sont détaillées. Le portrait de ce qui pourrait être appelée « mémoire idéale » est ensuite esquissé à partir des recherches et des réponses industrielles actuelles. En particulier, sont développés quatre composants électroniques émergents : les mémoires à changement de phase, les mémoires résistives, les mémoires ferroélectriques et les mémoires magnétorésistives (respectivement la PCRAM, la ReRAM, la FRAM et la MRAM).
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleAuteur(s)
-
Philippe DARCHE : Maître de conférences à l’Institut Universitaire de Technologie (IUT) de Paris - (Université de Paris), - Chercheur au LIP6 dans l’équipe Inria DeLyS de Sorbonne Université, Paris, France
INTRODUCTION
Depuis les premières mémoires intégrées vives statiques et dynamiques de la société Intel apparues respectivement en 1969 et 1971, ces composants n’ont cessé d’évoluer en termes de capacité de stockage et de performance, principalement en temps de latence et le débit. La capacité de la mémoire dynamique est ainsi passée de 1 Kib (référence Intel 1103 – 1971) à 32 Gib (DDR4 SDRAM – 2019) et son temps de cycle a débuté à 580 ns pour arriver aux alentours de 32,5 ns (modèle DDR4-3200-20-20-32 ligne activée) pour une lecture aléatoire (mêmes références que précédemment).
L’objet de cet article est de retracer les évolutions techniques de la mémoire à semi-conducteurs. Les différents sous-ensembles de ce composant, que sont la matrice de mémorisation, la logique de contrôle périphérique et l’interface, sont d’abord présentés, puis leurs évolutions détaillées. Par ailleurs, les progrès de l’intégration font que, depuis le milieu des années 1990, il est possible d’intégrer un système informatique sur une seule puce. La mémoire qui y est intégrée se nomme mémoire embarquée, nous précisons ses avantages. Pour terminer, nous esquissons ce que serait la « mémoire idéale » à partir des recherches actuelles. Son portrait pourrait être une capacité de stockage identique à celle des mémoires « classiques », une absence de volatilité de l’information, un débit compatible avec les architectures de processeurs actuelles et une meilleure efficacité énergétique. Nous présentons en particulier trois réponses industrielles actuelles que sont les mémoires à changement de phase, ferroélectriques et magnétorésistives dont les représentants respectifs sont la PCRAM, la ReRAM, la FRAM et la MRAM.
Le lecteur trouvera en fin d'article un glossaire, un tableau des acronymes et des notations utilisés.
L'expertise technique et scientifique de référence
MOTS-CLÉS
technologie de l'information mémoire à semi-conducteurs à accès aléatoire mémoire vive mémoire morte mémoire émergente
VERSIONS
- Version archivée 1 de déc. 2016 par Philippe DARCHE
DOI (Digital Object Identifier)
CET ARTICLE SE TROUVE ÉGALEMENT DANS :
Accueil > Ressources documentaires > Électronique - Photonique > Électronique > Microélectronique : dispositifs, technologies et circuits > Évolution des mémoires à semi-conducteurs à accès aléatoire > Évolution de la logique de contrôle
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(239 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
Organisation interne évoluée3. Évolution de la logique de contrôle
La logique de contrôle (figure 12), périphérique au plan de mémorisation, concerne principalement le décodeur d’adresse de ligne de mot, le conditionneur de ligne de bit, l’amplificateur de lecture SA, ainsi que le multiplexeur de colonnes (MUX). Ce dernier regroupe les fonctions de décodage d’adresse de colonne et de sélection d’une colonne.
3.1 Décodeur d’adresse de ligne
Le rôle des décodeurs d’adresse est de sélectionner une ligne et une colonne afin d’adresser par coïncidence la cellule de mémorisation. Pour cela, l’adresse fournie à la mémoire est décomposée en deux champs, l’adresse de ligne, de poids le plus élevé, et celle de colonne. Par ailleurs, il faut distinguer le décodeur d’adresse de ligne et celui de colonne. En effet, ce dernier, associé à un sélectionneur, est en fait un multiplexeur qui permet de faire circuler l’information binaire de ou vers la cellule.
Le décodeur d’adresse de ligne est chargé, à partir de l’adresse, d’activer une unique ligne. L’augmentation de la capacité de mémorisation a fait augmenter le degré des mintermes de son équation booléenne. Au niveau implémentation dans une technologie CMOS, cela implique des étages d’entrées avec un nombre élevé de transistors en série, qui entraîne une dégradation des temps de commutation proportionnels à l’entrance des portes. La solution usuellement retenue pour minimiser le nombre d’entrées est de réaliser un décodage en deux étapes dénommées « prédécodage » et « décodage final » comme l’illustre la figure 13. Une autre fonction est l’amplification électrique car chacune de ses sorties voit une capacité de ligne élevée.
HAUT DE PAGE3.2 Amplificateur de lecture
L’amplificateur de lecture (SA) est l’élément critique de la mémoire, surtout pour la DRAM, car il doit déterminer un niveau logique à partir d’une différence de tensions de l’ordre de la centaine de millivolts. Il doit donc être sensible, rapide et posséder un gain en tension...
L'expertise technique et scientifique de référence
TEST DE VALIDATION ET CERTIFICATION CerT.I. :
Cet article vous permet de préparer une certification CerT.I.
Le test de validation des connaissances pour obtenir cette certification de Techniques de l’Ingénieur est disponible dans le module CerT.I.
de Techniques de l’Ingénieur ! Acheter le module
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(239 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Évolution de la logique de contrôle
BIBLIOGRAPHIE
-
(1) - DARCHE (P.) - Architecture des ordinateurs – Mémoires à semi-conducteurs : Principe de fonctionnement et organisation interne des mémoires vives. - Volume 1. Éditions Vuibert. ISBN 978-2-311-00476-2 (2012).
-
(2) - SIDDIQI (M.A.) - Dynamic RAM : Technology Advancements. - CRC Press. ISBN-13 978-1439893739 (2012).
-
(3) - Low power and reliable SRAM memory cell and array design. - Koichiro Ishibashi and Kenichi Osada Editors. Springer Séries in Advanced Microelectronics. ISBN 978-3-642-19567-9 (2011).
-
(4) - MASUOKA (F.) et al - A new flash E2PROM cell using triple polysilicon technology. - International Electron Devices Meeting (IEDM) Digest, vol. 30, p. 464-467 (1984).
-
(5) - DARCHE (P.) - Architecture des ordinateurs – Interfaces et périphériques – Cours avec exercices corrigés. - Éditions Vuibert. ISBN 2-7117-4814-6 (2003).
-
...
DANS NOS BASES DOCUMENTAIRES
-
...
NORMES
-
IEEE Draft Standard for Prefixes for Binary Multiples. The Institute of Electrical and Electronics Engineers. New York, USA. - IEEE STD P1541/D5 - 2002
-
IEEE Standard for Prefixes for Binary Multiples. ISBN 0-7381-3386-8. - IEEE STD 1541-2002 -
-
IEC Letter symbols to be used in electrical technology – Part 2 : Telecommunications and electronics – Symboles littéraux à utiliser en électrotechnique – Partie 2 : Télécommunications et électronique. International Electrotechnical Commission – Édition 2.0 – Bilingual. Août 2005. - NF EN IEC 60027-2 - 2019
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(239 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
QUIZ ET TEST DE VALIDATION PRÉSENTS DANS CET ARTICLE
1/ Quiz d'entraînement
Entraînez vous autant que vous le voulez avec les quiz d'entraînement.
2/ Test de validation
Lorsque vous êtes prêt, vous passez le test de validation. Vous avez deux passages possibles dans un laps de temps de 30 jours.
Entre les deux essais, vous pouvez consulter l’article et réutiliser les quiz d'entraînement pour progresser. L’attestation vous est délivrée pour un score minimum de 70 %.
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(239 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
