Présentation
RÉSUMÉ
La production de circuits intégrés nécessite un grand nombre d'étapes de fabrication, et cela à des échelles nanométriques. Ces procédés n'étant pas parfaits, le test en fin de fabrication a pour vocation de détecter tous les défauts ayant pu apparaître, avant distribution aux clients. Cet article a pour objectif de présenter les concepts de base, et les méthodes et outils utilisés pour discriminer les circuits avec et sans défauts. Il décrit les types de test, les modèles associés aux défauts physiques et les techniques de génération de vecteurs de test. Il est également fait mention des différentes problématiques rencontrées suite à la miniaturisation continue de la taille des transistors et de leurs impacts sur la qualité de la production sont soulignés.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleABSTRACT
Production of integrated circuits requires a large number of manufacturing steps at nanometric scale. Processes are not perfect so the test at the end of manufacturing aims at detecting all potential defects, before distribution to customers. This article presents the basic concepts, the methods and tools used to discriminate circuits with and without defects. It describes the types of tests, the models associated to physical defects and test vector generation techniques. The problems due to continuous transistor size reduction are also mentioned and their impact on the production quality are underlined.
Auteur(s)
-
Mounir BENABDENBI : Maître de conférences à l’Institut Polytechnique de Grenoble (Grenoble INP) - Laboratoire des Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés (TIMA), - Grenoble, France
-
Régis LEVEUGLE : Professeur à l’Institut Polytechnique de Grenoble (Grenoble INP) - Laboratoire des Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés (TIMA), - Grenoble, France
INTRODUCTION
Le test des circuits intégrés n’est pas un domaine nouveau, mais il est en perpétuelle mutation. Lors des premiers pas dans la production de circuits intégrés, l’ingénieur de conception et l’ingénieur chargé du test étaient généralement bien dissociés. Le premier décidait des éléments à implanter dans le circuit et du dessin de ces éléments sur le substrat physique ; le second décidait comment déterminer efficacement, en fin de production, si le circuit n’était pas entaché d’un défaut de fabrication et pouvait être livré au client. Le premier devait donc garantir une fonctionnalité exempte d’erreur de conception ; le second devait assurer la détection de tout défaut physique. Avec la croissance rapide de la complexité des circuits, cette séparation nette des responsabilités est devenue caduque. L’évolution vers la très grande intégration (VLSI : Very Large Scale Integration) a eu pour conséquence l’impossibilité de tester efficacement le circuit en production si le test n’a pas été prévu pendant la conception ; la qualité et le coût du test sont devenus directement liés aux choix de conception et aux informations fournies par le concepteur pour la préparation du test.
La préparation des vecteurs de test est donc aujourd’hui de la responsabilité du concepteur. Cet article est essentiellement consacré à cet aspect, qui inclut la nécessité de choisir des modélisations des défauts physiques en fonction des technologies. Ces vecteurs sont ensuite traduits en programmes pour les équipements de test (ATE : Automatic Test Equipment) utilisés dans les lignes de production.
La notion de conception en vue du test (DFT : Design for Testability) est également apparue (§ 3) [E 2 461]. En effet, dans un nombre croissant de cas, des dispositifs spécifiques doivent être ajoutés dans le circuit pour permettre d’atteindre le niveau de qualité de test requis dans les temps impartis. Ceci fait l'objet d'un autre article précisant les techniques, mais certains concepts fondamentaux sont résumés ici.
L’objectif de cet article est donc de donner une vue d’ensemble des concepts importants du domaine, sans chercher à prétendre à l’exhaustivité. Les informations données en bibliographie permettront à chacun d’approfondir les points nécessaires dans un contexte donné. En particulier, cet article ayant été résolument rédigé dans l’optique du concepteur, les aspects liés à la mise en œuvre du test en phase de production sont très peu abordés. Les caractéristiques des ATE ne sont mentionnées que dans le cas où elles ont un impact direct sur le travail du concepteur. Par ailleurs, cet article se concentre sur le test des circuits numériques et le cas des circuits en filières autres que CMOS (Complementary Metal Oxide Semiconductor) n'y est que partiellement abordé (§ 5).
En parallèle de l’accroissement de complexité des circuits intégrés, il faut noter l’évolution vers la haute densité des circuits imprimés et des technologies d’encapsulation (en particulier, l’accroissement du nombre de montages de circuits intégrés dans des modules multi-circuits MCM, SiP, circuits empilés dans un même boîtier, technologie 3D…). Les problèmes de points d’accès, bien connus dans le domaine du test des circuits intégrés individuels, sont donc apparus aussi au niveau carte, avec l’impossibilité d’utiliser valablement les « planches à clous » ou autres méthodes d’accès direct aux nœuds internes. Un groupe de travail, réunissant un certain nombre d’industriels sous l’appellation JTAG (Joint Test Action Group), a cherché à définir une méthodologie permettant de tester efficacement des modules multi-circuits, des cartes de haute densité et des équipements complets utilisant ces cartes. Un groupe de travail IEEE (Institute of Electrical and Electronics Engineers), se basant sur les travaux du JTAG, a édité en 1990 la norme IEEE1149.1 « Boundary Scan ». Cette norme induit des contraintes sur la conception des circuits intégrés. Depuis la première version de la norme, des mises à jour sont apparues et d'autres normes complémentaires ont vu le jour. Ceci est détaillé dans un autre article [E 2 461], mais les méthodes employées pour la génération des vecteurs de test au niveau des circuits individuels restent valables, avec des encapsulations permettant d'utiliser les vecteurs à d'autres niveaux d'implantation.
L’évolution des technologies de fabrication vers les technologies nanométriques, s’accompagnant d’un bouleversement des approches de conception avec le développement rapide de la réutilisation de blocs fonctionnels complexes (appelés blocs IP, pour Intellectual Property), conduit au développement de systèmes intégrés dans un seul circuit (SoC : System on Chip). Ces SoC, avec une complexité de plusieurs milliards de transistors en 2020, posent naturellement des problèmes variés au niveau du test. On peut noter en particulier l’importance croissante des méthodes de test de circuits mixtes numérique/analogique, voire de circuits incluant des blocs de puissance ou des micro-systèmes. Ces derniers aspects ne sont pas explicitement traités ici ; l’impact des technologies nanométriques est cependant discuté (§ 5), ainsi que l’évolution des méthodologies de test pour tenir compte de l’évolution de la complexité des parties numériques (§ 5) ([E 2 461], § 3).
Il faut encore noter que les circuits intégrés complexes sont utilisés dans un nombre croissant d’applications critiques, relatives à la sécurité et la protection de la vie humaine (comme par exemple l’avionique, la santé ou le transport terrestre) ou relatives à la finance (comme dans le domaine bancaire ou pour certaines conditions de vol spatial non habité). Leur utilisation est aussi croissante dans des applications comme le contrôle de processus industriel ou dans la vie de tous les jours (pour ne citer que l'usage des smartphones). En parallèle, la probabilité de défaillances transitoires augmente avec l’évolution des technologies. Un aspect du test méconnu encore il y a peu dans la plupart des domaines d’application s'est démocratisé : l’utilité de réaliser un test du circuit pendant l’exécution normale de l’application, et non pas seulement en fin de fabrication ou en maintenance. Un tel test « en ligne » met en œuvre des techniques très différentes des tests plus classiques ; quelques techniques de base sont résumées dans la seconde partie de l’article (§ 5) ([E 2 461], § 4).
Enfin, malgré l’augmentation considérable de la complexité des circuits, la pression ne cesse de s’accroître pour diminuer les temps de conception. Ceci passe par l’utilisation de méthodologies efficaces et d’outils de conception assistée par ordinateur (CAO) performants. Le domaine du test n’échappe pas à cette contrainte et il est fondamental de pouvoir disposer d’outils CAO spécifiques. Les types d’outils disponibles en 2020 dans le domaine du test de circuits intégrés numériques, puis quelques exemples concrets d’utilisation des méthodes sont présentés dans l'article ([E 2 461], § 5 et § 6).
Le lecteur trouvera en fin d'article un glossaire et un tableau des sigles et des symboles utilisés.
KEYWORDS
reliability | defect | test | fault
VERSIONS
- Version archivée 1 de août 2002 par Régis LEVEUGLE
DOI (Digital Object Identifier)
Cet article fait partie de l’offre
Électronique
(232 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
2. Vecteurs de test, modèles de fautes et taux de couverture
2.1 Vecteurs et séquences de test
La figure 1 schématise le principe d’application du test d’un circuit, ou d’un bloc à l’intérieur d’un circuit ; des valeurs sont appliquées sur les entrées, et les résultats obtenus sur les sorties sont comparés à des valeurs prédéterminées. Ceci correspond respectivement à un vecteur d’entrée Va (stimuli) et un vecteur de sortie Vs (référence). Un vecteur de test est composé de ces deux vecteurs : V = (Va.Vs). Les vecteurs Va sont déterminés pour permettre la mise en évidence (avec un nombre de vecteurs minimum) des différentes fautes que l’on cherche à détecter. Les vecteurs de sortie peuvent éventuellement inclure des valeurs indéterminées, si la valeur logique de certaines sorties n’a pas d’importance à certains instants. La détermination explicite des vecteurs de sortie est une différence majeure entre la détermination de vecteurs de test et la détermination de stimuli de simulation classiques.
-
Dans le cas d’un circuit combinatoire, chaque vecteur va en général permettre de détecter un certain nombre de fautes. Plusieurs vecteurs sont nécessaires pour détecter toutes les fautes potentielles, ce qui conduit à une séquence de test, composée d’une liste de vecteurs de test à appliquer. Toutefois, à l’exception des fautes induisant un comportement séquentiel (§ 2.2.3), l’ordre d’application des différents vecteurs dans la séquence n’importe pas.
Nota :un circuit combinatoire est un circuit à n entrées et m sorties où l’état de chaque sortie (0 ou 1) dépend uniquement de l’état des entrées. Les circuits combinatoires les plus simples sont aussi appelés « portes logiques ».
-
Au contraire, pour un circuit séquentiel, la détection d’une faute suppose en général de placer tout d’abord le circuit dans un état précis...
TEST DE VALIDATION ET CERTIFICATION CerT.I. :
Cet article vous permet de préparer une certification CerT.I.
Le test de validation des connaissances pour obtenir cette certification de Techniques de l’Ingénieur est disponible dans le module CerT.I.
de Techniques de l’Ingénieur ! Acheter le module
Cet article fait partie de l’offre
Électronique
(232 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Vecteurs de test, modèles de fautes et taux de couverture
BIBLIOGRAPHIE
-
(1) - AZAIS (F.), BERNARD (S.), BERTRAND (Y.), FLOTTES (M.L.), GIRARD (P.), LANDRAULT (C.), LATORRE (L.), PRAVOSSOUDOVITCH (S.), RENOVELL (M), ROUZEYRE (B.) - Test de Circuits et de Systèmes Intégrés. - Éditions Hermes Science, ISBN 2-7462-0864-4 (2004).
-
(2) - BUSHNELL (M.L.), AGRAWAL (V.D.) - Essentials of electronic testing for digital, memory, and mixed-signal VLSI circuits. - Springer Publishing Company, Incorporated, ISBN : 978-1-4757-8142-7 (2000).
-
(3) - ACHARYA (G.P.), RANI (M.A.) - Survey of test strategies for System-on Chip and it's embedded memories. - IEEE Recent Advances in Intelligent Computational Systems (RAICS), Trivandrum, p. 199-204, doi :10.1109/RAICS.2013.6745473 (2013).
-
(4) - MAHMOD (J.), MILLICAN (S.), GUIN (U.), AGRAWAL(V.) - Special Session : Delay Fault Testing – Present and Future. - IEEE 37th VLSI Test Symposium (VTS), Monterey, CA, USA, p. 1-10, doi :10.1109/VTS.2019.8758662 (2019).
-
(5) - CHAKRAVARTY (S.), THADIKARAN (P.J.) - Introduction to Iddq Testing. - Frontiers...
DANS NOS BASES DOCUMENTAIRES
-
Composants logiques et opérateurs – Fondements.
-
Test des circuits intégrés numériques – Conception orientée testabilité.
ANNEXES
-
1 Conférences
-
2 Normes et standards
-
3 Annuaire
- 3.1 Fondeurs : fabricants de circuits intégrés (liste non exhaustive)
- 3.2 Fabricants de testeurs industriels (ATE) (liste non exhaustive)
- 3.3 Outils de CAO pour le test des circuits intégrés (liste non exhaustive)
- 3.4 Organismes – Fédérations – Associations (liste non exhaustive)
- 3.5 Laboratoires – Bureaux d'études – Écoles – Centres de recherche (liste non exhaustive)
De nombreuses revues, colloques et conférences dans le domaine de la conception de circuits ont des sessions consacrées au test et peuvent être intéressants pour compléter l’information donnée dans cet article.
International test conference (ITC) (États-Unis)
VLSI test symposium (VTS) (États-Unis)
European test symposium (ETS) (Europe)
Design automation and test in Europe (DATE) (Europe)
On peut citer les conférences annuelles suivantes dont les actes sont édités par IEEE Computer society press :
IEEE design & test of computers
IEEE transactions on computers
IEEE transactions on computer-aided design
IEEE transactions on very large scale integration (VLSI) systems
Journal of electronic testing : theory and applications (JETTA)
HAUT DE PAGE
Standard IEEE 1149, appelé aussi norme Boundary Scan, pour...
Cet article fait partie de l’offre
Électronique
(232 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
QUIZ ET TEST DE VALIDATION PRÉSENTS DANS CET ARTICLE
1/ Quiz d'entraînement
Entraînez vous autant que vous le voulez avec les quiz d'entraînement.
2/ Test de validation
Lorsque vous êtes prêt, vous passez le test de validation. Vous avez deux passages possibles dans un laps de temps de 30 jours.
Entre les deux essais, vous pouvez consulter l’article et réutiliser les quiz d'entraînement pour progresser. L’attestation vous est délivrée pour un score minimum de 70 %.
Cet article fait partie de l’offre
Électronique
(232 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive