Bibliographie & annexes
Présentation
English
NOTE DE L'ÉDITEUR
Cet article est l’édition remaniée de l’article E3400 intitulé « Packaging des circuits intégrés » paru en 2005, rédigé par Xavier SAINT MARTIN.
RÉSUMÉ
Le packaging a pour rôle d’établir les interconnexions électriques, de permettre la protection de la puce microélectronique, la dissipation de chaleur et de garantir la fiabilité du composant. Cet article est entièrement consacré au packaging des circuits intégrés. Avant d'établir les différentes typologies de boîtier, il détaille les principales étapes d’assemblage des puces et les supports d’interconnexions utilisés (métal, céramique, organique et nouveaux supports). Ensuite, il sensibilise sur la contribution du packaging aux performances électriques et thermiques, mais aussi à la fiabilité des composants.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleAuteur(s)
-
Jean-Luc DIOT : Gérant AssemblinnoV, Grenoble, France - Note de l'éditeur : Cet article est l’édition remaniée de l’article [E 3 400] intitulé « Packaging des circuits intégrés » paru en 2005, rédigé par Xavier SAINT MARTIN.
INTRODUCTION
Avec une augmentation soutenue de plus de 8% par an depuis 1985, l’électronique est aujourd’hui présente partout dans notre vie quotidienne et professionnelle. Les ventes des seuls composants électroniques ont représenté en 2016 près de 340 milliards de dollars, dont 80% pour les seuls circuits intégrés.
Cette croissance soutenue de la microélectronique a toujours été portée par l’émergence d’applications nouvelles : électronique d’infrastructure dans les années 80, PC au tournant des années 90, Internet à la fin du XXe siècle, puis dernièrement applications nomades (smartphone notamment) et enfin Internet des objets (IoT : Internet of Things). Le packaging a permis d’accompagner cette croissance grâce à trois ruptures technologiques majeures :
-
la généralisation des boîtiers pour montage en surface (CMS) à partir du milieu des années 80 ;
-
l’introduction des boîtiers sur supports organiques à partir du milieu des années 90, ceci a permis d’augmenter de manière importante le nombre de contacts (de contacts uniquement périphériques à des matrices de contacts) ;
-
la généralisation, à partir du milieu des années 2000, de boîtiers dédiés pour chaque application.
La fonction première du packaging est de rendre manipulable les circuits intégrés et ainsi d’établir les interconnexions électriques avec le circuit client (circuit imprimé) grâce à des formats standardisés (identiques à tous les fabricants). Bien évidemment, le packaging permet aussi de dissiper la chaleur dégagée lors du fonctionnement du composant et de protéger la puce microélectronique de l’environnement, participant ainsi à la fiabilité du composant. Pour les typologies de boîtiers émergeantes, cette frontière entre puce et boîtier tend à s’estomper.
Dans un premier temps, nous décrivons en détail les principales étapes unitaires d’assemblage et les quatre principaux types de substrats d’interconnexions associés (métal, céramique, organique et nouveaux substrats 3D). Ceci nous permet ensuite de décrire les principaux types de boîtier, dont ceux dédiés principalement aux applications portables et à l’Internet des Objets.
Ensuite, le rôle du packaging en termes de performances thermiques et électriques est souligné. Bien que les principaux fabricants réalisent des essais environnementaux, de la qualification d’un composant nouveau à la phase commerciale, les conditions d’utilisation client déterminent la fiabilité globale de la fonction. Avec l’émergence de boîtiers très compacts, la fiabilité de deuxième niveau, c’est-à-dire celle correspondant au boîtier monté sur circuit imprimé, est un point à prendre en compte dès la conception d’un circuit.
Un glossaire et un tableau de sigles et de symboles sont présentés en fin d'article.
L'expertise technique et scientifique de référence
MOTS-CLÉS
VERSIONS
- Version archivée 1 de févr. 2005 par Xavier SAINT MARTIN
- Version courante de sept. 2024 par Jean-Luc DIOT
DOI (Digital Object Identifier)
Cet article fait partie de l’offre
Électronique
(228 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
Supports d’interconnexion
English
2. Procédés d’assemblage
Pour concevoir et réaliser un assemblage électronique, le spécialiste dispose d’une part de supports d’interconnexion et, d’autre part, de procédés d’assemblage. C’est l’association de supports d’interconnexion et de procédés d’assemblage qui garantit le résultat final et le meilleur compromis entre les multiples contraintes, souvent contradictoires, auxquelles doit répondre un ensemble électronique. Lors de la conception d’un assemblage électronique, l’ensemble de ces contraintes doit être pris en compte de façon homogène.
Nous décrivons dans ce chapitre les étapes majeures des procédés d’assemblage d’une puce de circuit intégré sur support d’interconnexion (§ 3), regroupés dans les synoptiques de la figure 4.
2.1 Amincissement/découpe
Pour des raisons évidentes de facilité de manipulation et de rigidité mécanique, les wafers ont lors de leur fabrication une épaisseur importante (par exemple, 725µm pour les wafers 300mm). La première étape de l’assemblage sera donc une mise à épaisseur des wafers qui sera fonction du boîtier ; 250µm peut être considérée comme standard mais pour les boîtiers fins ou les empilages de puces, l’épaisseur peut être plus faible (en 2017, des épaisseurs de 50µm sont fréquentes (par exemple pour les stacked dice packages).
À de telles épaisseurs, les wafers de silicium perdent leur rigidité mécanique (figure 5). Or, le silicium étant un matériau fragile sur le plan mécanique, les éventuels défauts résultant de la mise à épaisseur peuvent engendrer des défauts catastrophiques, soit en cours d’assemblage, soit en fonctionnement. Pour les épaisseurs de wafers inférieures à 200µm, il convient donc d’effectuer une opération finale de libération...
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Électronique
(228 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Procédés d’assemblage
BIBLIOGRAPHIE
-
(1) - SCHMITT (S.) - Le composant électronique monté en surface, technologie et mise en œuvre. - Masson (1994).
-
(2) - ALLEN (B.M.) - Soldering handbook. - ILIFE BOOKS LTD London, 1re publication (1969).
-
(3) - HARMAN (G.G.) - Wire-Bonding in Microelectronics. - (3rd edition), Mc Graw Hill (2010).
-
(4) - PÉRICHAUD (M.G.) - Évaluation de la fiabilité des adhésifs conducteurs en remplacement des brasures étain/plomb pour la réalisation des assemblages électroniques type CMS. - Université de Bordeaux I (2000).
-
(5) - * - Normes JEDEC (disponibles sur http://www.jedec.org, après inscription).
-
(6) - POUPON (G.) et al - Traitement des puces électroniques et nouveaux procédés...
DANS NOS BASES DOCUMENTAIRES
ANNEXES
JEDEC ( http://www.jedec.org) et newletter quotidienne (Jedec.SmartBrief)
Journal Electroniques ( http://www.electroniques.biz, sur abonnement) et newletter quotidienne gratuite
Yole Développement ( http://www.yole.fr), cabinet de conseil en marketing technologique & stratégique dans le domaine du semi-conducteur et I-Micronews.com, site media d’informations sur les technologies « More than Moore » du semi-conducteur
SEMI ( http://www.semi.org)
PRISMARK Partners LLC ( http://www.prismark.com) pour les analyses technico-économiques
HAUT DE PAGE
Evènements organisés par IMAPS France, dont le forum MiNaPAD (Micro/Nano-Electronics Packaging and Assembly, Design and Manufacturing Forum, organisé à Grenoble).
Evènements organisés par SEMI-Europe (dont SEMICON-Europa, à Munich généralement en automne)
...
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Électronique
(228 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
