Présentation

Article

1 - NOTIONS GÉNÉRALES

2 - PRÉSENTATION DU CAS D’ÉTUDE EN CEM DU CIRCUIT SOUS TEST ET DES FONCTIONS LE CONSTITUANT

3 - MODÈLE D'ÉMISSION EN CEM CONDUITE

4 - MODÈLE DE SUSCEPTIBILITÉ EN CEM CONDUITE DES CI 555 ET MCU 68000

5 - SIMULATION EN CEM, IS ET IP DU CAS D’ÉTUDE DE NOTRE CIRCUIT

6 - SDF ET ANALYSE DES EFFETS DES TOLÉRANCES

7 - CONCLUSION

8 - GLOSSAIRE

9 - SIGLES ET NOTATIONS

| Réf : E3457 v1

Simulation en CEM, IS et IP du cas d’étude de notre circuit
Méthodologie pour simuler et modéliser une carte électronique en CEM et intégrité du signal

Auteur(s) : Blaise RAVELO, Sébastien LALLÉCHÈRE

Relu et validé le 29 févr. 2024

Pour explorer cet article
Télécharger l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !

Sommaire

Présentation

Version en anglais English

RÉSUMÉ

Les cartes électroniques sont conçues avec une augmentation constante de niveau de complexité. Des effets sur la CEM et l’Intégrité du Signal (IS) sont constatés. Pour éviter ces conséquences indésirables, une méthodologie de simulation et de modélisation est nécessaire. Cet article propose une méthode de simulation et de modélisation en CEM conduite d’une carte électronique. Des modèles d’émission et de susceptibilité en CEM conduite sont considérés. Dans la dernière section de l’article, une étude marginale est décrite qui permet d’évaluer le niveau de risque de dysfonctionnement d’une carte.

Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.

Lire l’article

Auteur(s)

  • Blaise RAVELO : Ingénieur de l’ESPA, Université d’Antsiranana, Madagascar - Master et Docteur de l’Université de Bretagne Occidentale (UBO), - HDR de l’université Rouen - Professeur au NUIST, Nankin, Jiangsu, Chine

  • Sébastien LALLÉCHÈRE : Ingénieur de Recherche en CEM et Docteur de l’Université Blaise Pascal, - HDR de l’université Clermont Auvergne - SafranTech, Magny-les-Hameaux, France

INTRODUCTION

Pour répondre aux besoins publics, les industries de conception et de fabrication des cartes électroniques ou PCB (Printed Circuit Board) s’orientent vers une technologie électronique avec implémentation à haute densité. Les électroniques sont de plus en plus contraintes de fonctionner dans des environnements sévères. Comme tous les équipements électriques, les PCB et les circuits électroniques doivent systématiquement satisfaire aux contraintes de compatibilité électromagnétique (CEM) [E 1 320] [E 2 475]. À la différence des autres domaines de l’ingénierie, la conception en CEM des PCB nécessite des notions fondamentales [E 1 302] et des éléments de connaissance en matière de théorie des circuits et d’électromagnétisme. Les tests de CEM de conformité sont mis au point avec des méthodologies adaptées aux équipements électriques et à leurs environnements de fonctionnement [E 1 315].

Cependant, quels que soient les équipements et plus particulièrement les PCB, il faut noter que les tests en CEM sont souvent onéreux et demandent un temps d’exécution pouvant être fastidieux. Pour remédier à ce coût, il est possible d’agir en amont durant la phase de conception en mettant au point des modèles analytiques ou numériques des émissions et des susceptibilités en modes rayonné et conduit. À l’image des tests expérimentaux, il existe divers types des modèles en CEM. Tout d’abord, on peut noter les modèles systémiques pouvant s’appliquer aux circuits relativement complexes. Des modèles analytiques des émissions de rayonnement en champ proche des PCB peuvent être considérés. À l’inverse, l’influence du rayonnement EM se modélise aussi avec des fonctions analytiques de couplage avec les éléments des PCB. Des modèles d’émission et de susceptibilité conduite des composants sont également des solutions pour les fabricants des équipements. Pour les ingénieurs de conception, tous ces différents modèles permettent de prédire les éventuels effets en CEM avant d’effectuer la réalisation. Pour les PCB, il est important de souligner qu’il est imaginable de développer des techniques de réduction des effets de CEM par exemple en utilisant des circuits à Temps de Propagation de Groupe (TPG) négatifs.

En plus des modèles de CEM composants [E 2 475], les interconnexions électriques jouent un rôle important dans la conception en CEM des PCB. Une modélisation des composants localisés passifs à base des réseaux de neurone est proposée dans la littérature. Des cas de modélisation d’interconnexions électriques validés avec des Lignes de Transmission (LT) micro-ruban ont été proposés.

Le présent article est destiné à développer une méthodologie de simulation en CEM conduite d’un circuit électronique représentant un PCB. La méthode dépend de la définition de l’environnement de test à l’origine des bruits de perturbation comme le cas de l’alimentation et des sources de décharges. Ensuite, le schéma équivalent électrique de couplage des tensions ou des courants représentant les émissions de CEM conduites est nécessaire. Dans ce schéma, tous les éléments sensibles ou pouvant influencer les paramètres d’Intégrité de Signal (IS) et d’Intégrité de Puissance (IP) devront être modélisés. Pour cette étude, on s’intéresse au cas des composants passifs R, L et C, actifs comme un oscillateur et un microcontrôleur (µC ou MCU), et également à l’effet des interconnexions électroniques. Puis, la Sûreté de Fonctionnement (SdF) vis-à-vis des perturbations de CEM affectant le circuit sera estimée.

Le lecteur trouvera en fin d'article un glossaire et un tableau des sigles et des notations utilisés.

Cet article est réservé aux abonnés.
Il vous reste 92% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

VERSIONS

Il existe d'autres versions de cet article :

DOI (Digital Object Identifier)

https://doi.org/10.51257/a-v1-e3457


Cet article fait partie de l’offre

Électronique

(228 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS

Version en anglais English

5. Simulation en CEM, IS et IP du cas d’étude de notre circuit

Ce paragraphe présente les résultats de simulation du circuit de la figure 4. Comme établie dans la précédente section, l’analyse de CEM est basée sur la considération des variabilités des paramètres à l’origine des signaux d’agression. Puis, la gravité et la SdF du circuit sont évaluées avec les marges en amplitude et en fréquence caractéristiques des sorties des CI.

5.1 Modèle en CEM du circuit à l’étude

Nous avons mis au point une stratégie de simulation en AC pour intégrer les émissions en CEM affectant l’alimentation du hacheur. Puis, nous nous intéressons au circuit de transfert de ces perturbations jusqu’aux terminaux des composants susceptibles via l’ensemble du réseau constitué par les éléments passifs.

À ce stade de l’étude, il est plus judicieux de considérer des modèles en CEM du MOSFET comme les parasites dV/dt, de la diode D1, du timer 555 et du MCU 68000 à partir des résultats des tests de CEM. On peut par exemple se servir des modèles IBIS proposés par les fabricants ou bien mettre au point des modèles ICEM.

Dans la présente étude, notre but reste l’illustration de la démarche de simulation en CEM de l’ensemble du système. Ainsi, nous n’insisterons pas sur l’ensemble des paramètres CEM de chaque composant actif, ainsi que sur les fonctions de couplage empiriques entre les entrée/sortie des pinoches. La figure 10 montre le schéma du circuit conçu dans l’environnement schématique. La figure 11 illustre les schémas destinés aux analyses de susceptibilités des CI.

Dans ces schémas isolés, les sources V M3 et V M6 devront être couplées à un port du hacheur et à la source V ref. Ces schémas intègrent les résistances internes vues des terminaux de sortie des données. Par suite, les simulations, s’appuyant sur ces schématiques, sont réalisées en régime AC dans le but d’analyser...

Cet article est réservé aux abonnés.
Il vous reste 93% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

Cet article fait partie de l’offre

Électronique

(228 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS

Lecture en cours
Simulation en CEM, IS et IP du cas d’étude de notre circuit
Sommaire
Sommaire

BIBLIOGRAPHIE

  • (1) - MAURICE (O.) -   Elements of theory for electromagnetic compatibility and systems.  -  Bookelis, Aix en Provence, France (2017).

  • (2) - MAURICE (O.), REINEIX (A.), HOFFMANN (P.), PECQUEUX (B.), POULIGUEN (P.) -   A formalism to compute the electromagnetic compatibility of complex networks.  -  Advances in Applied Science Research, vol. 2, no. 5, p. 439-448 (2011).

  • (3) - RAVELO (B.), LIU (Y.), JASTRZEBSKI (A.K.) -   PCB Near-Field Transient Emission Time-Domain Model.  -  IEEE Transactions on Electromagnetic Compatibility, vol. 57, no. 6, p. 1320-1328 (2015).

  • (4) - XU (Z.), RAVELO (B.), MAURICE (O.), GANTET (J.), MARIER (N.) -   Radiated EMC Kron's Model of 3-D Multilayer PCB Aggressed by Broadband Disturbance.  -  IEEE Transactions on Electromagnetic Compatibility, vol. 62, no. 2, p. 406-414 (2020).

  • (5) - MANJOMBE (Y.T.), AZZOUZ (Y.), BAUDRY (D.), RAVELO (B.), BENBOUZID (M.E.H.) -   Experimental investigation on the power electronic transistor parameters influence to the near-field radiation for the EMC applications.  -  Progress...

Cet article est réservé aux abonnés.
Il vous reste 93% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

Cet article fait partie de l’offre

Électronique

(228 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS