Bibliographie & annexes
Présentation
English
RÉSUMÉ
Cet article introduit la conception conjointe matériel/logiciel des systèmes intégrés sur puce, en exposant les principes et concepts généraux servant à décrire, évaluer/analyser et mettre en œuvre ces systèmes. Il s’appuie sur les étapes clés telles que : la spécification et la modélisation des caractéristiques d’un système (exigences, fonctionnalités), le partitionnement en parties matérielle et logicielle, la synthèse et vérification permettant d’inférer des mises-en-œuvre des deux parties et garantir les exigences des systèmes ; sans oublier la question méthodologique, cruciale pour le concepteur. Il se termine par une réflexion sur l’impact des technologies émergentes (mémoires non volatiles) et des nouveaux paradigmes de calcul (neuro-inspiré, quantique) sur la conception conjointe.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleAuteur(s)
-
Abdoulaye GAMATIE : Directeur de Recherche au CNRS, - Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier (LIRMM)
-
Lionel TORRES : Professeur à l’Université de Montpellier, Polytech’Montpellier - Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier (LIRMM)
INTRODUCTION
Les circuits intégrés permettent l’intégration de fonctions logiques dans une puce de silicium, fonctions basées sur un élément unitaire qui est le transistor. La puissance de ces circuits augmente avec le nombre de transistors, mais une limitation apparaît. En effet, la dissipation thermique devient trop importante en présence d’un grand nombre de composants. Les architectures parallèles offrent une réponse intéressante à cette limitation, puisque la puissance dissipée ne varie plus exponentiellement avec la puissance de calcul comme dans une machine monoprocesseur, mais linéairement sur une machine multiprocesseur.
Par ailleurs, des évolutions importantes apparaissent également aux niveaux logiciel et applicatif. Au regard de tous ces changements, la méthodologie dite de conception-conjointe ou « co-conception » matériel/logiciel apporte une réponse intéressante pour une implantation efficace des systèmes intégrés sur puce.
Cet article offre un aperçu général des principes et concepts généraux relatifs à la conception conjointe matériel/logiciel. Cela est organisé autour des principales étapes d’un flot classique de conception : dans un premier temps, nous abordons la question de la spécification et de la modélisation ; ensuite, nous introduisons les enjeux du partitionnement matériel/logiciel, suivi d’une présentation générale concernant la synthèse et les techniques de vérification ; enfin, des aspects méthodologiques sont discutés au travers d’une illustration basée sur quelques environnements de conception conjointe basée sur des modèles. En guise de discussion ouverte sur une évolution possible des pratiques courantes en conception conjointe matériel/logiciel, nous proposons une brève réflexion concernant les technologies émergentes et les nouveaux paradigmes de calcul.
L'expertise technique et scientifique de référence
DOI (Digital Object Identifier)
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(240 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
Spécification et modélisation
English
1. Évolution technologique et intérêt de la co-conception
L’invention des circuits intégrés a permis l’intégration de fonctions logiques dans une puce de silicium, fonctions basées sur un élément unitaire qui est le transistor. Dès lors, la technologie de fabrication des composants matériels fondamentaux d’un ordinateur, tels que la mémoire et le processeur, connaît une évolution effrénée (voir [H 1 058]). En effet, la densité d’intégration des circuits connaît une augmentation, caractérisée par la loi dite de Moore (du nom de l’un des fondateurs de la société Intel) : le nombre de transistors dans les composants matériels double périodiquement. Selon la nature du composant, la période peut varier de 12 à 24 mois. Cette augmentation du nombre de transistors dans les processeurs est accompagnée d’une amélioration de leurs fréquences de fonctionnement, et donc des performances de calcul offertes.
La figure 1 illustre l’évolution du nombre de transistors dans les processeurs de type Intel. Ce nombre est doublé en moyenne tous les deux ans : d'un seul transistor par circuit en 1958, il a dépassé deux milliards et demi pour le Xeon Westmere-EX en 2011. Plus récemment, c’est le processeur Xeon Broadwell-EP qui en compte le plus grand nombre dans la gamme d’Intel avec sept milliards deux cents millions transistors. Cette densification du nombre de transistors est rendue possible grâce à la finesse de gravure des puces de silicium. Le processeur Xeon Broadwell-EP est gravé sur la base d’une technologie de 14nm.
Cependant, dans les circuits modernes, on assiste à une augmentation significative de la puissance dissipée dans les puces. La température étant une fonction directe de la densité de la puissance (voir ...
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(240 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Évolution technologique et intérêt de la co-conception
BIBLIOGRAPHIE
-
(1) - BENVENISTE (A.), CASPI (P.), EDWARDS (S.A.), HALBWACHS (N.), LE GUERNIC (P.), DE SIMONE (R.) - « The synchronous languages twelve years later ». - Proceedings of the IEEE, 91 (1) : 64-83 (January 2003).
-
(2) - AUGUIN (M.), SENTIEYS (O.) - Conception de systèmes sur puce : nécessité d'approches globales face à la concentration des difficultés. - In M. Jemni and D. Trystram, editors, État des lieux en Architecture, Parallélisme et Système. Hermes (2005).
-
(3) - HOARE (C.A.R.) - « Communicating sequential processes », Communications of the ACM. - Vol. 21, n° 8, p. 666-677 (1978).
-
(4) - MILNER (R.) - Communication and Concurrency. - Prentice Hall, International Series in Computer Science, ISBN 0-13-115007-3 (1989).
-
(5) - JANTSCH (A.), SANDER (I.) - « Models of computation and languages for embedded system design ». - vol. 152, n° 2, pages 114-129, IEE...
ANNEXES
SynDEx
SysML
UML
Simulink
https://fr.mathworks.com/products/simulink.html
Accelera SystemC
http://accellera.org/downloads/standards/systemc
Modelica
HAUT DE PAGE
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(240 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
