Superscalaires multi-pipelines ou à « flot de données restreint »
Processeurs superscalaires multi-pipelines

Cet article examine les caractéristiques principales des processeurs superscalaires multi-pipelines, souvent appelés superscalaires dans l'ordre. Un processeur superscalaire utilise le parallélisme d'instructions existant dans un programme séquentiel pour démarrer à chaque cycle d'horloge l'exécution de plusieurs instructions. C'est le matériel qui détermine les instructions indépendantes qui peuvent démarrer simultanément dans différents pipelines parce que les opérateurs nécessaires sont disponibles et les opérandes sont prêts. L'utilisation de plusieurs pipelines d'exécution existe déjà dans les processeurs scalaires ne pouvant démarrer qu'une seule instruction par cycle à cause des différences de temps d'exécution entre la majorité des instructions sur des données entières et celles des instructions flottantes. Le problème du contrôle des dépendances de données est donc déjà traité dans les processeurs scalaires et ce traitement est rappelé. Avec des processeurs superscalaires, les problèmes matériels sont accentués sur de nombreux points : banc de registres, accès cache, prédiction de branchement, acquisition des instructions. Dans le modèle multi-pipeline, le matériel rassemble les instructions par groupe de 2 ou 4 instructions, et toutes les instructions d'un groupe doivent avoir été lancées avant que les instructions d'un groupe suivant ne le soient. Des exemples des techniques utilisées sont donnés avec les Pentium et Atom d'Intel, les 21064 et 21164 de Digital, le Cortex A8 d'ARM et le cœur Power 6 d'IBM. Des techniques utilisées pour dépasser les limitations d'un strict démarrage groupe par groupe sont détaillées.

D'un point de vue performance brute, les superscalaires « dans l'ordre » sont moins performants que les superscalaires à « flot de données restreint » souvent appelés superscalaires « non ordonnés » qui recherchent les instructions exécutables dans une fenêtre beaucoup plus grande qu'un groupe de 2 ou 4 instructions. Il est possible de comparer, pour un même constructeur et une même technologie CMOS, les deux approches du point de vue temps de calcul, surface de puce et puissance dissipée. La comparaison est présentée pour deux processeurs MIPS, deux cœurs IBM et des cœurs ARM. À fréquence d'horloge équivalente, la version « non ordonnée » est toujours plus performante, mais la version « dans l'ordre » consomme moins, utilise moins de surface de puce et a généralement la meilleure performance par watt ou par GHz. Les superscalaires « dans l'ordre » sont donc une bonne solution pour les applications embarquées nécessitant plus que les performances des processeurs scalaires, mais avec une surface moindre et une consommation énergétique moindre par rapport à la solution la plus performante.