Bibliographie & annexes
Quiz & test
Présentation
En anglais
RÉSUMÉ
Les extensions SIMD sont présentes dans de nombreux jeux d’instructions. Alors qu’Intel a continué à étendre la taille des registres à 512 bits avec les instructions SIMD correspondantes, ARM a arrêté l’évolution de l’extension SIMD Neon et opté pour l’extension vectorielle SVE. Enfin RISC-V privilégie l’extension vectorielle. Les différences entre extensions SIMD et vectorielles sont présentées, ainsi que les dernières évolutions du SIMD Intel et les extensions vectorielles SVE et RISC-V.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleABSTRACT
SIMD extensions are present in many instruction sets. While Intel has continued to expand to 512-bit the size of the SIMD registers with the corresponding SIMD instructions, ARM has stopped the evolution of its SIMD Neon and opted for the SVE vector extension. RISC-V favors the vector extension. The differences between SIMD and vector extensions are presented, as well as the latest developments in Intel SIMD and the vector extensions SVE and RISC-V.
Auteur(s)
-
Daniel ETIEMBLE : Ingénieur de l’INSA de Lyon - Professeur émérite à l’université Paris Saclay
-
Lionel LACASSAGNE : Ingénieur EPITA - Professeur à Sorbonne Université
INTRODUCTION
Depuis la seconde moitié des années 1990, les principaux jeux d’instructions (Intel IA32 et Intel 64, ARM, IBM, etc.) ont introduit des extensions SIMD. Les caractéristiques essentielles ont été présentées dans l’article [H 1 200]. Si Intel a continué à augmenter la taille des registres SIMD de 64 bits à 128, 256 et 512 bits, les autres extensions ont toujours des registres SIMD de 128 bits. Au lieu d’étendre l’extension Neon à 256 bits, ARM a choisi de définir une nouvelle extension appelée SVE (Scalable Vector Extension) qui est de fait une extension vectorielle.
Nous présentons la différence entre les extensions SIMD et les extensions vectorielles. Dans une extension SIMD, pour une opération donnée, il y a une instruction différente pour chaque taille de registre SIMD, pour chaque taille (8, 16, 32, 64 bits) et chaque type de données (entiers signés ou non signés, flottants). Dans une extension vectorielle, il y a une seule instruction par opération : des registres de longueur vectorielle et de configuration définissent la longueur des registres vectoriels, la nature des éléments et le nombre d’éléments sur lesquels porte l’opération définie par l’instruction. Sur le benchmark DAXPY, le nombre d’instructions du benchmark (code statique) et le nombre d’instructions exécutées sont comparés.
L’évolution des extensions SIMD est examinée. En plus de l’augmentation de la taille des registres (256 bits pour AVX en 2008, 512 bits pour AVX-512 en 2013), les extensions Intel ont vu l’introduction de caractéristiques vectorielles que l’on trouvait dans les machines vectorielles comme le Cray-1 (1976). AVX-2 introduit les instructions gather et scatter, qui permettent des accès mémoire avec des pas non unitaires alors que le SIMD pur ne permet que d’accéder à des mots mémoire successifs. AVX-512 introduit les instructions avec masque, c’est-à-dire que l’instruction opère en fonction d’un registre de masque, permettant de sélectionner les éléments sur lesquels porte l’opération. L’évolution des extensions SIMD Intel se traduit par une très grande augmentation du nombre d’instructions. La taille variable des instructions Intel le permet, au prix d’une augmentation du nombre d’octets des instructions (2 à 3 pour AVX, 4 pour AVX-512). Par contre, c’est un problème pour les jeux d’instructions de taille fixe, comme ARM, pour lesquels le nombre de codes opération est limité.
Les deux principales extensions vectorielles sont présentées : l’extension SVE d’ARM et l’extension vectorielle du jeu d’instructions open source RISC-V. L’organisation des registres vectoriels et des registres de configuration, ainsi que les grandes classes d’instructions sont détaillées.
L’approche vectorielle utilise beaucoup moins d’instructions. Un autre avantage est qu’elle est définie « from stratch », sans tenir compte du passé (compatibilité binaire ascendante). C’est la possibilité d’opérer sur des registres vectoriels plus longs qui lui donne un avantage significatif. Pour le programmeur, il n’y a pas de différence notable car la tâche du compilateur est très semblable, qu’elle vise des instructions SIMD ou des instructions vectorielles. En effet, la difficulté réside dans la transformation d’un code scalaire en code SIMD ou vectoriel (« vectorisation »), plus que dans le choix des instructions SIMD ou vectorielles adéquates.
L'expertise technique et scientifique de référence
KEYWORDS
instruction sets | RISC-V | SIMD extension | vector extension
DOI (Digital Object Identifier)
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(238 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
Extensions vectorielles
En anglais
3. Évolution des extensions SIMD
Une présentation détaillée des extensions SIMD est donnée dans l’article [H 1 200]. Nous nous contentons maintenant de présenter l’évolution des extensions SIMD des deux jeux d’instructions les plus utilisés, ARM et Intel64.
Augmenter les performances des extensions SIMD peut s’obtenir de différentes manières :
-
augmenter la taille des registres SIMD (figure 2) ;
-
augmenter leur nombre pour éviter le manque de registres ;
-
pallier les défauts du modèle SIMD. Dans le modèle de base présenté en figure 1, la même opération est effectuée sur tous les éléments des registres SIMD. Dans le cas d’une boucle avec une condition, du type « si condition alors opération 1 sinon opération 2 », il faut d’abord tester la condition pour positionner un registre de booléens, puis exécuter en séquence les instructions SIMD de l’opération 1 (alors) suivies des instructions de l’opération 2 (sinon). Dans les deux cas, il faut masquer les éléments qui ne doivent pas intervenir dans l’opération. Il faut finalement fusionner les résultats fournis par les deux instructions « alors » et « sinon ». Introduire des instructions SIMD prédiquées selon un vecteur de booléens permet de contrôler les éléments des registres sur lesquels porte une opération ;
-
dans le modèle SIMD de base, les accès mémoire chargeant ou rangeant le contenu d’un registre SIMD doivent concerner des éléments ayant des adresses mémoire successives (pas...
L'expertise technique et scientifique de référence
TEST DE VALIDATION ET CERTIFICATION CerT.I. :
Cet article vous permet de préparer une certification CerT.I.
Le test de validation des connaissances pour obtenir cette certification de Techniques de l’Ingénieur est disponible dans le module CerT.I.
de Techniques de l’Ingénieur ! Acheter le module
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(238 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Évolution des extensions SIMD
BIBLIOGRAPHIE
-
(1) - PATERSON (D.), WATERMAN (A.) - SIMD instructions considered harmful, - ACM Sigarch, Computer Architecture To-day, Sep 18, (2017). https://www.sigarch.org/csimd-instructions-considered-harmful/
-
(2) - KANTER (D.) - ARM chooses Variable-Length Vectors, - Microprocessor Report, January 30, (2017). https://www.linleygroup.com/mpr/article.php?id=11753
-
(3) - RUSSEL (R. M.) - The Cray-1 computer system, - in Communications of the ACM, January 1978, Volume 21, Number 1, pp 63-72, https://people.eecs.berkeley.edu/~kubitron/cs252/handouts/papers/cray1.pdf
-
(4) - CRAY-1 Computer System, - Hardware Reference Manual 2240004, http://ed-thelen.org/comp-hist/CRAY-1-HardRefMan/CRAY-1-HRM.html
-
(5) - INTEL - Intel® 64 and IA-32 Architectures Software Developer Manuals, - Volume 2, https://software.intel.com/en-us/articles/intel-sdm
-
...
DANS NOS BASES DOCUMENTAIRES
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(238 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
QUIZ ET TEST DE VALIDATION PRÉSENTS DANS CET ARTICLE
1/ Quiz d'entraînement
Entraînez vous autant que vous le voulez avec les quiz d'entraînement.
2/ Test de validation
Lorsque vous êtes prêt, vous passez le test de validation. Vous avez deux passages possibles dans un laps de temps de 30 jours.
Entre les deux essais, vous pouvez consulter l’article et réutiliser les quiz d'entraînement pour progresser. L’attestation vous est délivrée pour un score minimum de 70 %.
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(238 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
