Bibliographie & annexes
Présentation
En anglais
RÉSUMÉ
Cet article est une revue de l’utilisation du dépôt par couches atomiques dans le secteur de la microélectronique, en termes d’élaboration de couches minces et de réalisation de composants. Les applications, la chimie des précurseurs, les mécanismes de croissance ainsi que les différents type de réacteurs (avec ou sans assistance plasma) sont décrits.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleABSTRACT
This article is a review of the use of atomic layer deposition (ALD) in the microelectronics domain for the development of thin films and producing components. Applications, chemical precursors, growth mechanisms and reactor types (with or without plasma assistance) are described.
Auteur(s)
-
Mickael GROS-JEAN : Ingénieur Recherche et Développement - STMicroelectronics, Crolles, France
-
Arnaud MANTOUX : Enseignant chercheur - Laboratoire de Science et Ingénierie des Matériaux et Procédés (SIMaP) - Grenoble-INP, CNRS, Université Grenoble Alpes, Grenoble, France
INTRODUCTION
L’ALD est arrivée assez tardivement en microélectronique avec une introduction dans les unités de fabrication de circuits intégrés qui date du début des années 2000. Le principal atout de l’ALD est sa capacité à fabriquer des films très minces avec un excellent contrôle de leur épaisseur, de leur composition chimique et de leur microstructure, que ce soit sur des surfaces planes ou sur des topographies complexes. De plus, de par son principe de saturation de surface, l’ALD n’est pas sensible à la consommation locale, comme c’est le cas avec la technique CVD qui peut conduire à des différences d’épaisseur déposée suivant la densité de motifs. Enfin, la température de dépôt est en général plus faible qu’en CVD, souvent bien inférieure à 400 °C, ce qui la rend compatible avec des empilements sous-jacents fragiles.
Dans cet article sont présentées les différentes applications de l’ALD dans le milieu de la microélectronique, par ordre chronologique d’introduction dans les unités de production. Les divers types d’équipements utilisés sont ensuite décrits, avec une présentation des différentes solutions permettant d’améliorer la rentabilité des procédés, paramètre aujourd’hui capital pour cette industrie devenue mature.
Domaine : ALD, couches minces, microélectronique
Degré de diffusion de la technologie : Croissance
Technologies impliquées : Couches minces en microélectronique
Domaines d’application : Microélectronique
Principaux acteurs français :
-
Centres de compétence : CEA – Leti
-
Industriel : STMicroelectronics
Autres acteurs dans le monde : Intel, Samsung, TSMC, Micron, Imec, Infineon, NXP
L'expertise technique et scientifique de référence
KEYWORDS
DRAM memories | MIM capacities | HKMG transistors | PEALD process
DOI (Digital Object Identifier)
Cet article fait partie de l’offre
Électronique
(227 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
Masquage pour la fabrication de petites structures
En anglais
4. Espaceurs
Un espaceur est un élément important de la structure d’un transistor CMOS. Il sert à protéger les flancs des transistors lors de la fabrication des sources et des drains et de la fabrication des zones de contact entre le silicium et le premier niveau métallique. Il est fabriqué en deux phases : une première correspondant à un dépôt d’un film de nitrure de silicium, puis une gravure anisotrope sans masque permettant de ne laisser le film que sur les parois des transistors, comme représenté à la figure 11. Les espaceurs doivent être résistants aux procédés de gravure en phase gazeuse et en phase liquide, aux traitements oxydants utilisés par exemple pour le retrait des résines, et parfois aux phases gazeuses des procédés d’épitaxie utilisés pour surélever les sources et les drains. On cherche donc à obtenir un matériau dense, sans trous et sans amincissement local, stœchiométrique, c’est-à-dire le plus proche possible du composé Si3N4, avec un minimum de liaisons pendantes, tout en encapsulant de manière uniforme l’empilement de grille. De plus, dans le cas de transistors à empilement HKMG en intégration traditionnelle, la température de dépôt doit être la plus faible possible pour ne pas dégrader l’empilement de grille. Seul un dépôt PEALD peut répondre à toutes ces contraintes et a donc été introduit pour les dernières générations de circuits. Le procédé majoritairement utilisé dans les unités de production est effectué dans des tubes contenant jusqu’à 100 plaquettes de silicium, avec le précurseur dichlorosilane (DCS), combiné à un plasma d’ammoniac. La température de dépôt est comprise entre 500 °C et 650 °C.
Un couplage capacitif parasite est présent entre la grille et les sources et les drains, séparés par l’espaceurs. Pour limiter ce couplage, une solution consiste à remplacer le Si3N4 par le matériau SiBCN, ce qui permet de passer d’une constante diélectrique de 6 à 5 environ. Du trichlorure de bore BCl3 et du méthane sont rajoutés au DCS pour obtenir le SiBCN, et le contrôle des pressions partielles des différentes espèces permet d’optimiser empiriquement le compromis constante diélectrique/étanchéité.
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Électronique
(227 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Espaceurs
BIBLIOGRAPHIE
-
(1) - BERTHELOT (A.) et al - * - ICMTD proceedings, 127 (2007).
-
(2) - WEINREICH (W.) et al - * - J. Vac. Sci. Technol., A31(1), 01A119 (2013).
-
(3) - HIGASHI (G.S.) et al - * - Appl. Phys. Lett., 55, 1963 (1989).
-
(4) - SOTO (C.) et al - * - J. Vac. Sci. Technol. À, 9, 2686 (1991).
-
(5) - PUURUNEN (R.) et al - * - J. Appl. Phys, 97, 121301 (2005).
-
(6) - X. ZHAO (X.) et al - * - Phys. Rev. B, 65, 075105 (2002).
-
(7) - MIIKKULAINEN (V.) et al - * - J. of Appl. Phys., 113,...
DANS NOS BASES DOCUMENTAIRES
-
Circuits en couches minces – Couches minces traditionnelles,
-
Atomic Layer Deposition (ALD) Principes généraux, matériaux et applications.
ANNEXES
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Électronique
(227 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
