Présentation

Article

1 - MODÉLISATION D’UNE MÉMOIRE À SEMI-CONDUCTEURS

2 - ÉVOLUTION DE LA CELLULE ET DE LA MATRICE DE MÉMORISATION

3 - ÉVOLUTION DE LA LOGIQUE DE CONTRÔLE

4 - ORGANISATION INTERNE ÉVOLUÉE

5 - ÉVOLUTION DE L’INTERFACE

6 - MÉMOIRE EMBARQUÉE

7 - VERS LA « MÉMOIRE IDÉALE »

8 - CONCLUSION

9 - GLOSSAIRE

10 - ACRONYMES, NOTATIONS ET SYMBOLES

| Réf : E2491 v1

Glossaire
Évolution des mémoires à semi-conducteurs à accès aléatoire

Auteur(s) : Philippe DARCHE

Date de publication : 10 déc. 2016

Pour explorer cet article
Télécharger l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !

Sommaire

Présentation

RÉSUMÉ

Cet article a pour but de retracer les évolutions techniques qui ont abouti aux mémoires actuelles. Après une brève présentation des différents sous-ensembles de ce composant que sont la matrice de mémorisation, la logique de contrôle et l’interface d’entrée-sortie, nous détaillons pour chacun d’eux leurs évolutions. Le portrait de ce que l’on pourrait appeler la « mémoire idéale » est ensuite esquissé à partir des recherches et des réponses industrielles actuelles. En particulier trois composants électroniques disponibles aujourd’hui qui sont les mémoires à changement de phase, ferroélectriques et magnétorésistives (respectivement la PCRAM, la FRAM et la MRAM) sont présentés.

Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.

Lire l’article

Auteur(s)

  • Philippe DARCHE : Maître de conférences à l’institut universitaire de technologie (IUT) Paris Descartes - Chercheur au laboratoire LIP6 – université Pierre et Marie Curie (UPMC), France

INTRODUCTION

Depuis les premières mémoires intégrées vives statiques et dynamiques de la société Intel apparues respectivement en 1969 et 1971, ce composant n’a cessé d’évoluer en termes de capacité de stockage et de performance, principalement le temps de latence et le débit. La capacité de la mémoire dynamique est ainsi passée de 1 Kib (référence Intel 1103 - 1971) à 8 Gib (DDR3 SDRAM - 2012) et son temps de cycle a débuté à 580 ns pour arriver aux alentours de 40 ns (modèle 1600 9-9-9-24, ligne activée) pour une lecture aléatoire (mêmes références que précédemment).

L’objet de cet article est de retracer les évolutions techniques de la mémoire à semi-conducteurs. Les différents sous-ensembles de ce composant, qui sont la matrice de mémorisation, la logique de contrôle périphérique et l’interface, sont d’abord présentés. Nous détaillons ensuite l’évolution de chacun d’eux. Par ailleurs les progrès de l’intégration font qu’il est aujourd’hui possible d’intégrer un système informatique sur une seule puce. La mémoire qui y est intégrée se nomme mémoire embarquée. Nous précisons ses avantages. Pour terminer, nous esquissons ce que pourrait être la « mémoire idéale » à partir des recherches actuelles. Son portrait pourrait être une capacité de stockage identique à celle des mémoires « classiques », une absence de volatilité de l’information, un débit compatible avec les architectures de processeurs actuelles et une meilleure efficacité énergétique. Nous présentons en particulier trois réponses industrielles actuelles que sont les mémoires à changement de phase, ferroélectriques et magnétorésistives dont les représentants respectifs sont la PCRAM, la FRAM et la MRAM.

Cet article est réservé aux abonnés.
Il vous reste 94% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

VERSIONS

Il existe d'autres versions de cet article :

DOI (Digital Object Identifier)

https://doi.org/10.51257/a-v1-e2491


Cet article fait partie de l’offre

Technologies logicielles Architectures des systèmes

(240 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS

Lecture en cours
Présentation

9. Glossaire

Amplificateur de lecture ; Sense Amplifier, SA

Sous-ensemble logique chargé de déterminer le niveau logique des cellules d’une ligne. Chaque amplificateur fonctionne en mode différentiel. Plusieurs architectures existent comme les types CSA (Current SA) et CTSA (Charge Transfer SA). Il peut être précédé d’un pré-amplificateur de lecture (SPA, Sense PreAmplifier).

Banc ; bank

Unité de décomposition possible d’une mémoire à accès indépendant. Il est constitué d’un plan de mémorisation avec sa logique de contrôle.

Bloc ; block

Unité de décomposition possible d’un plan de mémorisation afin de limiter la capacité de ligne.

Cache ; cache

Appelé aussi antémémoire, mémoire de capacité limitée s’intercalant entre la mémoire et le processeur. Elle peut être intégrée dans une DRAM (DC DRAM, EDRAM, etc.) ou un processeur.

Cellule de mémorisation ; storage cell

Élément de mémorisation atomique de l’information disposée en matrice ou plan. Elle mémorisait initialement un bit. La tendance est au stockage de plusieurs bits.

Égalisation ; equalization

Sous-ensemble logique chargé d’égaliser le potentiel des paires de colonnes avant l’accès.

Mémoire embarquée ; embedded memory

Mémoire intégrée dans un autre composant, généralement un processeur, un SOC ou un FPGA. On parle par exemple de eDRAM (embedded DRAM).

Mémoire émergente ; emerging memory

Catégorie de mémoire non volatile candidate pour remplacer la RAM classique. Dans cette catégorie, on retrouve la PCRAM, la MRAM et la FRAM.

Multithreading ; multifil

Architecture introduite par la société Rambus afin d’introduire un parallélisme d’accès interne, d’où le terme emprunté au domaine du parallélisme logiciel.

Prérecherche ; prefetching

Mécanisme de recherche de mot introduit avec la génération DDR des SDRAM afin d’augmenter le débit externe sans modifier le plan de mémorisation.

Rafale ; burst

Mode d’accès des SSRAM et des SDRAM pour augmenter le débit de données en générant en interne les adresses...

Cet article est réservé aux abonnés.
Il vous reste 93% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

Cet article fait partie de l’offre

Technologies logicielles Architectures des systèmes

(240 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS

Lecture en cours
Glossaire
Sommaire
Sommaire

BIBLIOGRAPHIE

  • (1) - DARCHE (P.) -   Architecture des ordinateurs-Mémoires à semi-conducteurs : Principe de fonctionnement et organisation interne des mémoires vives.  -  Volume 1. Éditions Vuibert. ISBN 978-2-311-00476-2 (2012).

  • (2) - SIDDIQI (M.A.) -   Dynamic RAM : Technology Advancements.  -  CRC Press. ISBN-13 978-1439893739 (2012).

  • (3) -   Low power and reliable SRAM memory cell and array design.  -  Koichiro Ishibashi and Kenichi Osada Editors. Springer Series in Advanced Microelectronics. ISBN 978-3-642-19567-9 (2011).

  • (4) - MASUOKA (F.) et al -   A new flash E2PROM cell using triple polysilicon technology.  -  1984 International Electron Devices Meeting (IEDM) Digest, vol. 30, p. 464-467. December 1984.

  • (5) - DARCHE (P.) -   Architecture des ordinateurs – Interfaces et périphériques-Cours avec exercices corrigés.  -  Éditions Vuibert. ISBN 2-7117-4814-6 (2003).

  • ...

1 Normes et standards

IEEE Draft Standard for Prefixes for Binary Multiples. IEEE Std P1541/D5. The Institute of Electrical and Electronics Engineers. New York, USA. April 2002.

IEEE Standard for Prefixes for Binary Multiples. IEEE Std 1541-2002. ISBN 0-7381-3386-8.

IEC Letter symbols to be used in electrical technology-Part 2 : Telecommunications and electronics-Symboles littéraux à utiliser en électrotechnique – Partie 2 : Télécommunications et électronique. International Electrotechnical Commission. IEC 60027-2 – Édition 2.0 – Bilingual. November 2000.

HAUT DE PAGE

Cet article est réservé aux abonnés.
Il vous reste 94% à découvrir.

Pour explorer cet article
Téléchargez l'extrait gratuit

Vous êtes déjà abonné ?Connectez-vous !


L'expertise technique et scientifique de référence

La plus importante ressource documentaire technique et scientifique en langue française, avec + de 1 200 auteurs et 100 conseillers scientifiques.
+ de 10 000 articles et 1 000 fiches pratiques opérationnelles, + de 800 articles nouveaux ou mis à jours chaque année.
De la conception au prototypage, jusqu'à l'industrialisation, la référence pour sécuriser le développement de vos projets industriels.

Cet article fait partie de l’offre

Technologies logicielles Architectures des systèmes

(240 articles en ce moment)

Cette offre vous donne accès à :

Une base complète d’articles

Actualisée et enrichie d’articles validés par nos comités scientifiques

Des services

Un ensemble d'outils exclusifs en complément des ressources

Un Parcours Pratique

Opérationnel et didactique, pour garantir l'acquisition des compétences transverses

Doc & Quiz

Des articles interactifs avec des quiz, pour une lecture constructive

ABONNEZ-VOUS