Bibliographie & annexes
Présentation
RÉSUMÉ
Cet article a pour but de retracer les évolutions techniques qui ont abouti aux mémoires actuelles. Après une brève présentation des différents sous-ensembles de ce composant que sont la matrice de mémorisation, la logique de contrôle et l’interface d’entrée-sortie, nous détaillons pour chacun d’eux leurs évolutions. Le portrait de ce que l’on pourrait appeler la « mémoire idéale » est ensuite esquissé à partir des recherches et des réponses industrielles actuelles. En particulier trois composants électroniques disponibles aujourd’hui qui sont les mémoires à changement de phase, ferroélectriques et magnétorésistives (respectivement la PCRAM, la FRAM et la MRAM) sont présentés.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleABSTRACT
This article traces the technical developments that have led to current data memory stores. After a brief presentation of the different subsets of this component, including the storage array, the control logic and the input-output interface, we detail how each of them has developed. The picture of what might be called the "perfect memory" is then sketched from current research and industry trends. In particular, three electronic components now available, namely phase change, ferroelectric and magnetoresistive memories (PCRAMs, FRAMs and MRAMs), are presented.
Auteur(s)
-
Philippe DARCHE : Maître de conférences à l’institut universitaire de technologie (IUT) Paris Descartes - Chercheur au laboratoire LIP6 – université Pierre et Marie Curie (UPMC), France
INTRODUCTION
Depuis les premières mémoires intégrées vives statiques et dynamiques de la société Intel apparues respectivement en 1969 et 1971, ce composant n’a cessé d’évoluer en termes de capacité de stockage et de performance, principalement le temps de latence et le débit. La capacité de la mémoire dynamique est ainsi passée de 1 Kib (référence Intel 1103 - 1971) à 8 Gib (DDR3 SDRAM - 2012) et son temps de cycle a débuté à 580 ns pour arriver aux alentours de 40 ns (modèle 1600 9-9-9-24, ligne activée) pour une lecture aléatoire (mêmes références que précédemment).
L’objet de cet article est de retracer les évolutions techniques de la mémoire à semi-conducteurs. Les différents sous-ensembles de ce composant, qui sont la matrice de mémorisation, la logique de contrôle périphérique et l’interface, sont d’abord présentés. Nous détaillons ensuite l’évolution de chacun d’eux. Par ailleurs les progrès de l’intégration font qu’il est aujourd’hui possible d’intégrer un système informatique sur une seule puce. La mémoire qui y est intégrée se nomme mémoire embarquée. Nous précisons ses avantages. Pour terminer, nous esquissons ce que pourrait être la « mémoire idéale » à partir des recherches actuelles. Son portrait pourrait être une capacité de stockage identique à celle des mémoires « classiques », une absence de volatilité de l’information, un débit compatible avec les architectures de processeurs actuelles et une meilleure efficacité énergétique. Nous présentons en particulier trois réponses industrielles actuelles que sont les mémoires à changement de phase, ferroélectriques et magnétorésistives dont les représentants respectifs sont la PCRAM, la FRAM et la MRAM.
L'expertise technique et scientifique de référence
MOTS-CLÉS
technologie de l'information mémoire à semi-conducteurs à accès aléatoire mémoire vive mémoire morte mémoire émergente
KEYWORDS
information technology | solid-state random access memory | RAM | ROM | emerging memory
VERSIONS
- Version courante de juin 2020 par Philippe DARCHE
DOI (Digital Object Identifier)
CET ARTICLE SE TROUVE ÉGALEMENT DANS :
Accueil > Ressources documentaires > Archives > [Archives] Electronique > Évolution des mémoires à semi-conducteurs à accès aléatoire > Évolution de l’interface
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(239 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
Mémoire embarquée5. Évolution de l’interface
L’interface a longtemps été négligée par les concepteurs. On peut dire qu’elle est restée figée pendant les dix premières années après sa première commercialisation. Classiquement, la mémoire nécessite une adresse, un port d’E/S de l’information DQ et des signaux de contrôle, au minimum la spécification du type d’accès R/#W. Pour dialoguer avec le processeur, des bus dédiés ont été nécessaires. Ce sont les bus d’adresse, de données et de contrôle. Pour augmenter le débit, l’augmentation de la largeur des chemins de données et d’adresse a été proposée. Par ailleurs, l’interface de la mémoire vive statique a commencé à évoluer vers la fin des années 1970 avec l’utilisation d’un signal d’horloge externe. Celle de la mémoire vive dynamique l’a fait dans les débuts des années 1990 avec le modèle SDRAM.
5.1 Augmentation des formats de donnée et d’adresse
À l’origine, le format de sortie n de donnée était d’un bit. Pour augmenter le débit, l’élargissement à un format supérieur est une solution. Elle est employée en interne du boîtier, au niveau de toute la hiérarchie ou au niveau du sous-ensemble mémoire de l’ordinateur sous la forme de barrettes appelées banc externe ou aussi rangée (rank) à l’aide d’un entrelacement. Cette solution augmente le débit mais ne diminue pas le temps d’accès.
L’adressage de la DRAM est multiplexé dans le temps (adresse de ligne puis adresse de colonne), la justification étant historique afin de minimiser le nombre de broches du boîtier. Présenter une adresse complète apporte un gain de temps au niveau de son décodage, approche de la FCRAM (Fast Cycle RAM).
HAUT DE PAGE5.2 Approche synchrone
Quand on observe un accès asynchrone à la mémoire, par exemple en écriture (figure 29), on remarque que le bus d’adresse est occupé pendant tout le cycle (durée t WC).
Pour diminuer ce temps de blocage du bus par la mémoire et, par la suite, augmenter le débit, le choix d’un cadencement du fonctionnement par un...
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(239 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Évolution de l’interface
BIBLIOGRAPHIE
-
(1) - DARCHE (P.) - Architecture des ordinateurs-Mémoires à semi-conducteurs : Principe de fonctionnement et organisation interne des mémoires vives. - Volume 1. Éditions Vuibert. ISBN 978-2-311-00476-2 (2012).
-
(2) - SIDDIQI (M.A.) - Dynamic RAM : Technology Advancements. - CRC Press. ISBN-13 978-1439893739 (2012).
-
(3) - Low power and reliable SRAM memory cell and array design. - Koichiro Ishibashi and Kenichi Osada Editors. Springer Series in Advanced Microelectronics. ISBN 978-3-642-19567-9 (2011).
-
(4) - MASUOKA (F.) et al - A new flash E2PROM cell using triple polysilicon technology. - 1984 International Electron Devices Meeting (IEDM) Digest, vol. 30, p. 464-467. December 1984.
-
(5) - DARCHE (P.) - Architecture des ordinateurs – Interfaces et périphériques-Cours avec exercices corrigés. - Éditions Vuibert. ISBN 2-7117-4814-6 (2003).
-
...
DANS NOS BASES DOCUMENTAIRES
ANNEXES
IEEE Draft Standard for Prefixes for Binary Multiples. IEEE Std P1541/D5. The Institute of Electrical and Electronics Engineers. New York, USA. April 2002.
IEEE Standard for Prefixes for Binary Multiples. IEEE Std 1541-2002. ISBN 0-7381-3386-8.
IEC Letter symbols to be used in electrical technology-Part 2 : Telecommunications and electronics-Symboles littéraux à utiliser en électrotechnique – Partie 2 : Télécommunications et électronique. International Electrotechnical Commission. IEC 60027-2 – Édition 2.0 – Bilingual. November 2000.
HAUT DE PAGE
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(239 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
