Conclusion
Transistors bipolaires intégrés

La fabrication de circuits intégrés a bénéficié de progrès très importants liés aux investissements en recherche et développement dans le domaine des infrastructures (salles blanches ultra-propres), des matériaux (semi-conducteurs, isolants, conducteurs, résines photosensibles, produits chimiques...), des machines (lithographie, gravure, recuit, implantation ionique, dépôts, métrologie...), de la conception des circuits (logiciels), de la caractérisation électrique et physique, de la simulation technologique et électrique (logiciels). Le diamètre des plaquettes de silicium traitées dans les unités de fabrication dans les années 1990 atteint 200 mm avec des prévisions de passage en 300 mm vers l’an 2000. Les puces actuelles ont des surfaces de quelques centimètres carrés et intègrent des millions de transistors (Pentium d’Intel 1994, 3 millions de transistors ; Pentium II 1997, 5 millions sur 3 cm² ; processeur K6 d’AMD 1997 8,8 millions sur 1,7 cm²).

Devant la concurrence des structures MOS (Metal Oxide Semiconductor) (très forte densité d’intégration, faible consommation), la fin du transistor bipolaire était annoncée. Cependant la technologie des transistors bipolaires a bénéficié des mêmes avancées techniques, lui permettant de se maintenir dans les applications analogiques rapides et faible bruit et dans les applications mixtes logique-analogique en association avec des transistors MOS dans les circuits BiCMOS. Dans les applications pour les télécommunications, la tendance actuelle est aux systèmes portables impliquant une faible tension d’alimentation (1,5 à 1 V) et une très faible consommation tout en maintenant de très hautes performances en fréquence et de faibles niveaux de bruit.

Il est intéressant de faire une rapide comparaison du transistor bipolaire à jonctions (BJT, Bipolar Junction Transistor) et du transistor à effet de champ à grille isolée (MOSFET, Metal Oxide Semiconductor Field Effect Transistor, par abréviation MOS). La figure A présente un schéma simplifié des deux structures avec les notations usuelles pour les dimensions de grille et d’émetteur. La partie active du MOS se trouve en surface du semi-conducteur, celle du bipolaire en volume et le courant vertical est récupéré par le collecteur et ramené en surface. Donc, par nature, le transistor MOS est sensible aux contaminations de surface (propreté des oxydes et des couches, des procédés) et à l’état de surface (rugosité). Alors que le transistor bipolaire est plus sensible à la qualité cristalline du matériau de volume (phénomènes de recombinaison électron-trou) et donc aux défauts et impuretés (métaux en règle générale) pouvant diffuser rapidement dans le volume du semi-conducteur. Mais notons que du fait de la réduction importante des dimensions dans les trois directions (dans le plan mais aussi en profondeur), la qualité de la surface joue un rôle grandissant dans les performances du transistor bipolaire. La profondeur de jonction émetteur base est inférieure à 0,1 µm dans les technologies actuelles.

Le transistor MOS est symétrique (source et drain ont une géométrie et un dopage identiques et sont interchangeables), le bipolaire ne l’est pas (surfaces et dopages émetteur et collecteur différents). Le courant drain du MOS est proportionnel à Z/L et augmente quand L, longueur du canal, diminue. Le courant émetteur du bipolaire est proportionnel à la surface de l’émetteur W_E L_E et diminue quand W_E, largeur d’émetteur, diminue.

Dans cet article nous aborderons l’intégration du transistor bipolaire. Après un rapide survol des effets secondaires qui se superposent à l’effet transistor idéal et qui ont une influence non négligeable dans la conception et la réalisation du circuit intégré bipolaire, la deuxième partie sera consacrée aux différentes architectures et à leur fabrication. Dans une troisième partie nous aborderons de manière très succincte les performances comparées de différentes architectures bipolaires, ainsi que les applications dans les circuits numériques et analo-giques.

Les circuits intégrés actuels, faisant appel à des dimensions inférieures au micromètre, imposent des contraintes d’architecture et de fabrication très sévères pour éviter que les éléments parasites associés (résistances, condensateurs, inductances, transistors MOS et bipolaire) viennent perturber le fonctionnement de l’élément actif par un indésirable couplage résistif, capacitif, inductif ou effet transistor avec les éléments voisins (par l’isolement et/ou par le substrat). De plus, le rendement technologique tend à chuter proportionnellement à la diminution des dimensions (poussières, défauts, contrôle des procédés plus difficile).