Présentation
RÉSUMÉ
La récente technologie Fully Depleted SOI (FD-SOI) est le prolongement naturel du SOI pour réaliser des circuits intégrés à forte densité, haute fréquence et basse consommation. En raison de leurs dimensions nanométriques, aussi bien en épaisseur qu’en longueur, les transistors FD-SOI présentent des mécanismes de fonctionnement et des caractéristiques très spécifiques. L’état de l’art du FD-SOI est décrit en insistant sur les atouts des composants, les effets physiques particuliers et les techniques de caractérisations dédiées. Des exemples de dispositifs innovants conçus en filière FD-SOI sont discutés.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleABSTRACT
Fully Depleted SOI (FD-SOI) is a natural evolution of SOI technology, oriented to the fabrication of high-density, high-frequency, low-power integrated circuits. FD-SOI transistors feature nanometer thickness and length, which lends them very specific operation mechanisms and characteristics. This article describes the state of the art and the unique qualities of FD-SOI components. Their special physical effects and dedicated characterization techniques are underlined. Selected examples of innovative devices made possible by the unrivaled flexibility of FD-SOI technology are discussed.
Auteur(s)
-
Sorin CRISTOLOVEANU : Directeur de Recherche CNRS - IMEP-LAHC, Grenoble INP & CNRS, Minatec, - Grenoble Cedex, France
INTRODUCTION
La technologie SOI, sujet de l’article « Technologie silicium sur isolant (SOI) » [E 2 380], a donné naissance au FD-SOI, filière CMOS d’avant-garde, où les composants totalement désertés (FD : fully depleted) s’affichent avec une épaisseur de 6 à 7 nm. Cet article évoque, parfois en détail, les spécificités du FD-SOI par rapport aux structures SOI conventionnelles à plus forte épaisseur.
L’accent est mis sur l’incomparable flexibilité du FD-SOI en regard du FinFET, son concurrent. La possibilité de polariser le substrat de silicium représente l’atout incontesté du FD-SOI, permettant d’émuler des transistors à double grille. On peut ainsi moduler les propriétés des transistors en termes de tension de seuil, de mobilité de porteurs et de courant de fuite.
Tout d'abord, sont décrits les avantages génériques et les caractéristiques des composants FD-SOI. Puis les mécanismes physiques particuliers qui gouvernent le fonctionnement des transistors MOSFET sont explicités. Nous insistons sur les effets dimensionnels en épaisseur et longueur de canal. La caractérisation de structures multi-interfaces de taille nanométrique représente un défi considérable. Les techniques recommandées sont ensuite abordées. L’extrême souplesse de la technologie offre l’opportunité de concevoir des dispositifs innovants, essentiellement basés sur l’exploitation du dopage électrostatique. Des exemples sélectionnés sont discutés : dispositifs à modulation de bandes, diode virtuelle, mémoires DRAM sans capacité de stockage, etc.
Pour une vue complète et synthétique, il est préférable de parcourir cet article après la lecture de l'article [E 2 380].
Le lecteur trouvera en fin d'article un tableau des symboles et un tableau des sigles utilisés.
MOTS-CLÉS
KEYWORDS
MOSFET | silicon technology | SOI | FD-SOI | CMOS
DOI (Digital Object Identifier)
Cet article fait partie de l’offre
Électronique
(232 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
2. Mécanismes physiques particuliers dans les transistors FD-SOI
2.1 Effets de canal court
Au fur et à mesure que la longueur du transistor diminue, divers mécanismes se retrouvent suffisamment amplifiés pour venir contester la suprématie totalitaire de la grille sur le canal. Ainsi, le partage de la charge de déplétion (charge sharing effect ou CSE), entre régions contrôlées par la grille ou par les jonctions de source et de drain, conduit à la diminution de la tension de seuil V TF mesurée à faible tension de drain V D (figure 2) . À fort V D, c’est la pénétration du champ électrique du drain, à travers le film de Si, qui fait baisser la barrière de potentiel à la source. Cet effet, appelé DIBL (Drain Induced Barrier Lowering ...
TEST DE VALIDATION ET CERTIFICATION CerT.I. :
Cet article vous permet de préparer une certification CerT.I.
Le test de validation des connaissances pour obtenir cette certification de Techniques de l’Ingénieur est disponible dans le module CerT.I.
de Techniques de l’Ingénieur ! Acheter le module
Cet article fait partie de l’offre
Électronique
(232 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Mécanismes physiques particuliers dans les transistors FD-SOI
BIBLIOGRAPHIE
-
(1) - CRISTOLOVEANU (S.), BALESTRA (F.) - La technologie Silicium Sur Isolant. - Techniques de l'Ingénieur, 2nd édition, art. no. [E 2 380v2], 1-24 (2013).
-
(2) - WORLEY (E.R.) - Theory of the fully depleted SOS/MOS transistor, Solid-State Electronics. - Vol. 23, Issue 11, 1107-1111 (1980).
-
(3) - LIM (H.-K.), FOSSUM (J.G.) - Threshold voltage of thin-film Silicon-on-insulator (SOI) MOSFET's. - IEEE Transactions on Electron Devices ; 30 : 1244-51 (1983).
-
(4) - CRISTOLOVEANU (S.), LI (S.S.) - Electrical characterization of SOI Materials and Devices. - Kluwer, Norwell (1995).
-
(5) - COLINGE (J.-P.) - Silicon-on-Insulator Technology : Materials to VLSI. - 3rd edition, Springer (2004).
-
(6) - * - https://soiconsortium.eu/
- ...
DANS NOS BASES DOCUMENTAIRES
ANNEXES
HAUT DE PAGE
EUROSOI-ULIS : Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon
https://eurosoiulis2019.sciencesconf.org
ESSDERC-ESSCIRC : European Solid-State Device Research Conference & European Solid-State Circuits Conference
http://www.esscirc-essderc2018.org
IEDM : International Electron Devices Meeting
S3S : IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference
HAUT DE PAGECet article fait partie de l’offre
Électronique
(232 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
QUIZ ET TEST DE VALIDATION PRÉSENTS DANS CET ARTICLE
1/ Quiz d'entraînement
Entraînez vous autant que vous le voulez avec les quiz d'entraînement.
2/ Test de validation
Lorsque vous êtes prêt, vous passez le test de validation. Vous avez deux passages possibles dans un laps de temps de 30 jours.
Entre les deux essais, vous pouvez consulter l’article et réutiliser les quiz d'entraînement pour progresser. L’attestation vous est délivrée pour un score minimum de 70 %.
Cet article fait partie de l’offre
Électronique
(232 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive