Bibliographie & annexes
Présentation
En anglais
RÉSUMÉ
Cet article traite des principes généraux mis en œuvre dans la réalisation des opérateurs logiques matériels utilisés dans les systèmes électroniques et informatiques. Les caractéristiques de la technologie et des types de circuiterie CMOS sont présentées pour mettre en évidence les compromis vitesse/ surface/ consommation énergétique qui interviennent dans la conception des différents types de circuits : ASIC, circuits logiques programmables, processeurs et mémoires. Les fondements de la réalisation de ces différents types de circuits sont présentés.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleABSTRACT
This article deals with the general principles of hardware components used in electronic and computer systems. CMOS technology characteristics and circuit types are presented to highlight the basic trade-offs between speed, area and energy consumption involved in the design of various types of circuit: ASIC, programmable logic circuits, processors and memories. The major features of these types of circuit are presented.
Auteur(s)
-
Daniel ETIEMBLE : Ingénieur INSA Lyon - Professeur émérite à l'université Paris Sud (Orsay, France)
INTRODUCTION
L'objectif de cet article est de présenter les grands principes de réalisation des opérateurs logiques matériels, combinatoires et séquentiels, utilisés pour la réalisation des systèmes électroniques et informatiques. Les caractéristiques essentielles de la technologie CMOS, et des circuiteries statiques et dynamiques, sont décrites pour mettre en évidence les compromis retenus entre vitesse, surface et consommation énergétique lors de la conception des différents types de circuits : circuits ASIC (spécialisés pour une application), circuits logiques programmables, notamment FPGA, microprocesseurs et mémoires.
Si la densité d'intégration continue de croître de manière exponentielle selon la loi de Moore, les problèmes énergétiques (puissance dissipée et consommation pour les systèmes sur batterie) deviennent incontournables.
Les fondements des mémoires statiques (SRAM) et dynamiques (DRAM) sont présentés, ainsi que les grandes caractéristiques des circuits logiques programmables et leurs évolutions. Les plus populaires, les FPGA, permettent maintenant de réaliser des systèmes sur puce complets intégrant des processeurs, des mémoires et des circuits d'interface spécialisés. Pour les circuits ASIC, des exemples illustrent comment les problèmes d'optimisation liés à la nécessité de réduire la puissance dissipée et la consommation énergétique interviennent à différents niveaux pour prendre en compte les caractéristiques des dernières générations de technologie CMOS.
Un tableau de sigles et un tableau des symboles utilisés sont présentés en fin d'article.
L'expertise technique et scientifique de référence
KEYWORDS
RAM memories | CMOS technologies | CMOS circuits | ASIC | power and energy
VERSIONS
- Version archivée 1 de nov. 2004 par Daniel ETIEMBLE
- Version archivée 2 de août 2013 par Daniel ETIEMBLE
DOI (Digital Object Identifier)
Cet article fait partie de l’offre
Électronique
(227 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
Réalisation des circuits ASIC
En anglais
4. Réseaux logiques programmables
Les réseaux logiques programmables sont des circuits qui permettent à l'utilisateur de disposer d'éléments logiques de base combinatoires et séquentiels d'une certaine granularité dont il « programme » lui-même les connexions. Il s'agit d'une programmation des interconnexions des éléments matériels de base, qu'il ne faut pas confondre avec la programmation logicielle (écriture d'un programme) d'un processeur. La possibilité de programmer les interconnexions se traduit par des performances moins bonnes par rapport aux circuits ASIC « full custom » pour une application à la fois en termes de fréquence d'horloge et de densité d'intégration. Pour un coût bien moindre, ils fournissent à l'utilisateur des performances suffisantes pour une très large gamme d'applications, en fonction des différents types de circuits logiques programmables disponibles. De plus, lorsqu'une application a été développée et fonctionne sur un réseau logique programmable, il est possible, si le nombre de circuits nécessaires le justifie, de la faire migrer facilement vers un circuit de type ASIC en câblant les interconnexions pour obtenir des vitesses supérieures à surface de silicium réduite par rapport au réseau logique programmable, même si les performances restent inférieures à celles d'un circuit complètement optimisé pour l'application.
On peut classer les réseaux logiques programmables en trois grandes catégories, qui correspondent à différentes classes d'application :
-
les réseaux programmables simples, connus sous l'acronyme SPLD (Simple Programmable Logic Devices) (§ 4.2) ;
-
les réseaux programmables complexes, connus sous l'acronyme CPLD (Complex Programmable Logic Devices) (§ 4.3) ;
-
les réseaux de portes programmables de l'extérieur, connus sous l'acronyme FPGA (Field Programmable Gate Arrays) (§ 4.4).
Les deux fournisseurs...
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Électronique
(227 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Réseaux logiques programmables
BIBLIOGRAPHIE
-
(1) - BORKAR (S.) - Design challenges of technology scaling. - IEEE Micro (July-August 1999).
-
(2) - POLLACK (F.J.) - New microarchitecture challenges in the coming generations of CMOS process technologies. - MICRO, disponible à l'URL http://research.ac.upc.edu/HPCseminar/SEM9900/Pollack1.pdf (1999).
-
(3) - BOHR (M.), MISTRY (K.) - Intel revolutionary 22 nm transistor technology. - http://newsroom.intel.com/docs/DOC-2032.
-
(4) - GARGINI (P.) - Roadmap : Past, Present and Future. - https://spcc2016.com/wp-content/uploads/2016/04/02-01-Gargini-ITRS-2.0-2.pdf.
-
(5) - ANCEAU (F.), BONNASSIEUX (Y.) - Conception des circuits VLSI du composant au système. - Dunod (2007).
-
(6) - RUSU (S.) et al - A 65-nm dual-core multithreaded Xeon®...
DANS NOS BASES DOCUMENTAIRES
ANNEXES
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Électronique
(227 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
