Présentation
EnglishRÉSUMÉ
Les progrès dans le domaine de la technologie des circuits intégrés associés au développement d’outils automatiques d’aide à la conception ont permis l’émergence de systèmes capables de contenir sur un seul circuit plusieurs dizaines de milliards de transistors (VLSI). Cet article présente l’ensemble des étapes de conception de ces circuits numériques (modèles, langages) et les étapes automatisées de synthèses comportementale, logique et physique. Il aborde aussi la conception de systèmes sur des architectures multiprocesseurs et les perspectives d’évolution de ces systèmes intégrés.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleAuteur(s)
-
Frédéric ROUSSEAU : Professeur des universités - Univ. Grenoble Alpes, CNRS, Grenoble INP (Institute of Engineering Univ. Grenoble Alpes), TIMA, Grenoble, France
-
Olivier MULLER : Maître de conférences des universités - Univ. Grenoble Alpes, CNRS, Grenoble INP (Institute of Engineering Univ. Grenoble Alpes), TIMA, Grenoble, France - Cet article est la version actualisée de l’article [E 2 455] intitulé « Conception des systèmes VLSI » rédigé par Frédéric ROUSSEAU et paru en 2005.
INTRODUCTION
Le marché des circuits intégrés est toujours en essor avec une croissance mondiale à deux chiffres en 2017 comme l’indique le comité WSTS (Word Semiconductor Trade Statistics). Ce marché est tiré par des champs applicatifs en forte croissante tels que le big data, généralement géré par des centres de données (data centers), mais aussi l’internet des objets (Internet of Things ou IoT), et l’informatique dans les nuages (cloud computing). Les objectifs ont aussi changé ces dernières années pour répondre aux enjeux sociétaux, notamment environnementaux, avec la réduction de la consommation énergétiques des circuits ou systèmes intégrés, mais toujours en recherchant la performance tout en optimisant le coût. On parle maintenant d’efficience, qui peut se traduire comme l’efficacité à moindre coût.
Dans ce contexte, certains types de systèmes intégrés ou non sur une même puce subissent une forte demande. Les systèmes embarqués, enfouis et mobiles sont cachés et se comportent comme de véritables ordinateurs (invisibles) [H 8 000]. Ils contiennent généralement un ou plusieurs processeurs, de nombreux périphériques (coprocesseurs d’aide au traitement, gestion des entrées/sorties, gestion de la communication), des éléments mémoire, et des composants dédiés au traitement intensifs, tels que les processeurs graphiques (GPU pour « Graphics Processing Unit ») ou reconfigurables tels que les FPGA (pour « Field Programmable Gate Array »). De telles puissances de traitement nous rapprochent du domaine du calcul haute performance, avec des architectures intégrant de nombreux processeurs, 72 processeurs pour le Tile-Gx72, 256 processeurs pour le MMPA de Kalray et 3 584 cœurs pour le Tesla P100 de Nvidia. De tels systèmes sont réalisés avec quelques dizaines de milliards de transistors.
Les outils automatiques d’aide à la conception de systèmes ont évolué et rendent possible l’intégration de ces milliards de transistors sur un seul circuit. Les outils et les méthodes de conception ont depuis les années 1980 fait le pas vers des niveaux d’abstraction plus élevés.
Ces nouvelles méthodes s’appuient sur des techniques et des outils largement utilisés en conception de circuits, et proposent aux concepteurs de systèmes de se focaliser sur des choix d’architecture et de technologie. Les étapes finales de conception sont alors effectuées par des outils automatiques.
Ce présent article fait le point sur les méthodes et les techniques de conception de systèmes et circuits numériques, depuis la spécification du système jusqu’à l’obtention des masques permettant de réaliser physiquement le circuit.
La première section présente les méthodes, les modèles et les langages utilisés dans les différentes étapes de conception de systèmes. Un flot classique de conception est ensuite présenté. Certaines étapes de la conception de systèmes intégrés, notamment la synthèse comportementale, puis la synthèse logique et physique, sont détaillées. La dernière section est consacrée à l’évolution des systèmes intégrés, d’abord en présentant les systèmes monopuces, puis en donnant quelques perspectives des réseaux sur puce.
Le lecteur trouvera en fin d'article un glossaire des termes utilisés.
VERSIONS
- Version archivée 1 de févr. 2005 par Frédéric ROUSSEAU
DOI (Digital Object Identifier)
Cet article fait partie de l’offre
Électronique
(228 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
5. Tendances et évolutions récentes
5.1 Évolution vers la conception des circuits multiprocesseurs monopuces
La complexité des applications dans les domaines du multimédia, de la téléphonie mobile ou des jeux est telle que les systèmes qui réalisent ces fonctions sont composés de plusieurs processeurs (ou nœuds ou cœurs de calcul) associés à des composants existants interconnectés par un réseau de communication performant (figure 16). À cela s’ajoute un espace mémoire pour stocker un volume de données très important, puisque, dans certaines applications, la moitié de la surface du système est due à la mémoire. Étant donné que tous ces systèmes correspondent à des marchés de masse, ils sont tous (ou seront) intégrés sur une seule puce (SoC pour System on Chip ou système monopuce) afin de réduire les coûts de production. Ces systèmes sont les principaux vecteurs d’orientation de toute l’industrie des semiconducteurs.
L’architecture de ces systèmes multiprocesseurs monopuces est décomposée en couches (figure 17) pour maîtriser la complexité des parties matérielle et logicielle. La couche la plus basse de la partie matérielle contient les principaux composants de l’architecture. La couche du réseau de communication est un ensemble de dispositifs qui permet aux différents composants d’interagir. Il s’agit maintenant d’un réseau de communication complexe. Les couches supérieures concernent la partie logicielle. La couche d’interface logiciel/matériel isole le matériel (auquel elle est intimement liée) du reste du logiciel à l’aide de fonctions de bas niveau permettant d’accéder aux ressources matérielles. Les programmes de l’application (couche haute) sont adaptés à l’architecture par un ensemble de fonctions de gestion de ressources (partage du temps du processeur, de la mémoire…), généralement réalisées par le système d’exploitation.
Un tel modèle d’architecture induit des changements dans la méthode de conception.
Au niveau de l’architecture matérielle, les composants de base sont séparés de la couche de communication. Dans les schémas traditionnels, le travail de l’architecte consistait à tailler des composants sur mesure, afin de prévoir les interconnexions de manière efficace et d’obtenir les meilleures...
TEST DE VALIDATION ET CERTIFICATION CerT.I. :
Cet article vous permet de préparer une certification CerT.I.
Le test de validation des connaissances pour obtenir cette certification de Techniques de l’Ingénieur est disponible dans le module CerT.I.
de Techniques de l’Ingénieur ! Acheter le module
Cet article fait partie de l’offre
Électronique
(228 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Tendances et évolutions récentes
BIBLIOGRAPHIE
-
(1) - AIRIAU (R.), BERGE (J.M.), OLIVE (V.), ROUILLARD (J.) - VHDL : langage, modélisation, synthèse. - Presses Polytechniques et Universitaires Romandes (1998).
-
(2) - HUBNER (M.), BECKER (J.) - Multiprocessor System-on-Chip. - Springer (2011).
-
(3) - DE MICHELI (G.), BENINI (L.) - Networks on Chips. - Morgan Kaufmann (2006).
-
(4) - NIEMANN (R.) - Hardware/sofware Co-design for Data Flow Dominated Embedded Systems. - Kluwer Academic Publishers (1998).
-
(5) - GAJSKI (D.D.) - High Level Synthesis : Introduction to Chip and System Design. - Kluwer Academic Publishers (1992).
-
(6) - THOMAS (D.E.), MOORBY (P.) - The VERILOG Hardware Description Language. - Kluwer Academic Publishers (1991).
- ...
DANS NOS BASES DOCUMENTAIRES
ANNEXES
Marché du semiconducteurs :
https://www.wsts.org/ (Word Semiconductor Trade Statistics)
Feuille de route des semiconducteurs :
https://irds.ieee.org/ (International Roadmap for Devices and Systems)
Société Kalray :
Société Tilera, maintenant Mallanox :
http://www.tilera.com/ et https://mellanox.com/
Forum MPSoC :
Laboratoire IM2NP :
CMP – CNRS :
Design and Reuse :
Cadence :
Synopsys :
Xilinx :
Altera :
https://www.altera.com/ puis https://www.intel.com
Mentor Graphics :
Accelize :
Laboratoire TIMA :
http://tima.univ-grenoble-alpes.fr/tima/fr/index.html
LIP6 :
...
Cet article fait partie de l’offre
Électronique
(228 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
QUIZ ET TEST DE VALIDATION PRÉSENTS DANS CET ARTICLE
1/ Quiz d'entraînement
Entraînez vous autant que vous le voulez avec les quiz d'entraînement.
2/ Test de validation
Lorsque vous êtes prêt, vous passez le test de validation. Vous avez deux passages possibles dans un laps de temps de 30 jours.
Entre les deux essais, vous pouvez consulter l’article et réutiliser les quiz d'entraînement pour progresser. L’attestation vous est délivrée pour un score minimum de 70 %.
Cet article fait partie de l’offre
Électronique
(228 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive