Présentation
Auteur(s)
-
Dominique HOUZET : Docteur de l’Institut national polytechnique de Toulouse - Habilité à diriger des recherches - Maître de conférences à l’ENSEEIHT-INPT
-
René J. CHEVANCE : Ingénieur du Conservatoire national des arts et métiers (CNAM) - Docteur ès sciences - Conseiller technologie et partenariats Bull - Professeur associé au CNAM
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleINTRODUCTION
L’objectif de cet article est de donner une synthèse des éléments les plus importants en matière d’architecture des microprocesseurs. Le concept de microprocesseur, qui correspond à une implémentation, de la fonction unité de traitement, sur un seul circuit, ne s’éloigne pas, en termes d’architecture, des processeurs de type mini-ordinateur ou même mainframe. Si les ressources limitées de la technologie des microprocesseurs ont conduit les concepteurs des premiers microprocesseurs à limiter leur niveau de fonctionnalité, les progrès de cette même technologie font que la progression en matière d’architecture de système a été, est et sera bien plus importante au niveau des microprocesseurs. Il convient de mentionner qu’un certain nombre d’architectures de mini-ordinateurs et de mainframes ont été implémentées sous forme de microprocesseur (Bull DPS/7000, microVAX de DEC...). En conséquence, cette introduction à l’architecture des microprocesseurs ne fait pas seulement référence aux seuls microprocesseurs, mais place ceux-ci dans le contexte plus général de l’évolution de l’architecture des processeurs.
Cet article s’organise autour des différents aspects de l’architecture des microprocesseurs : le support système, le jeu d’instruction, la hiérarchie mémoire, l’architecture interne, les interfaces et l’évaluation des performances.
L'expertise technique et scientifique de référence
VERSIONS
- Version courante de mai 2013 par Dominique HOUZET
DOI (Digital Object Identifier)
CET ARTICLE SE TROUVE ÉGALEMENT DANS :
Accueil > Ressources documentaires > Archives > [Archives] Electronique > Microprocesseurs - Architecture et performances > Techniques d’amélioration de la performance
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(239 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
Description3. Techniques d’amélioration de la performance
Rappelons l’équation de base de la performance (cf. article Microprocesseurs. Approche générale dans ce traité) :
temps/tâche = instructions/tâche * cycle/instruction * temps/cycle.La signification que l’on attribue à ces facteurs est la suivante :
-
cycle/instruction * temps/cycle : performance native (performance de base sans relation avec une quelconque application) ;
-
instructions/ tâche * cycle/instruction * temps/cycle : performance normalisée (performance vis-à-vis de l’accomplissement de la tâche considérée qui détermine le "profil" en termes d’instructions exécutées).
Avant d’aborder la présentation des techniques d’amélioration de la performance, il est intéressant d’examiner l’évolution des architectures RISC dans ce domaine. On peut distinguer quatre générations de RISC.
a) Première génération : les pionniers (IBM 801, Ridge, Pyramid, HP...) le gain provenait surtout de la simplicité de la conception.
b) Deuxième génération (1987-) : la commercialisation des microprocesseurs RISC (R2000/R3000, SPARC...).
Ces implémentations utilisent les techniques de pipeline qui avaient été introduites par IBM sur le STRETCH (en 1960 !). Le nombre moyen de cycles par instruction était de l’ordre de 1,2 à 1,6.
c) Troisième génération (1990 -) : DEC Alpha, HP7100, IBM RS/ 6000, PowerPC 601, MIPS R4000, SuperSPARC...
Deux approches sont utilisées : superpipeline (R4000) ou superscalaire (HP7100, IBM, SuperSPARC), l’Alpha de DEC combinant les deux approches. On notera que la technique superscalaire est aussi utilisée dans le Pentium.
d ) Quatrième génération (1995 -) : UltraSPARC, MIPS R10000, DEC 21164, HP8000, PowerPC603e, IBM P2SC...
L’exécution dans le désordre complète les techniques précédentes avec allongement des pipelines.
Des techniques complémentaires sont associées à ces approches, telles que le « scoreboarding » introduit par CDC sur le 6600 en 1964 (que l’on retrouve sur Intel i960, Motorola 88110, DEC Alpha...) et la redésignation des registres (register renaming) introduite...
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(239 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Techniques d’amélioration de la performance
L'expertise technique et scientifique de référence
Cet article fait partie de l’offre
Technologies logicielles Architectures des systèmes
(239 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
