Présentation
Auteur(s)
-
Gérald LEMESTRE
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleINTRODUCTION
TELECOM Bretagne vient de mettre au point un turbo-décodeur ayant un débit utile de 5 Gbit/s. Jusqu'alors, le débit maximal pour ce type de turbo-décodeur n'atteignait pas 1 Gbit/s. Cette réalisation ouvre des perspectives pour les futurs systèmes de stockage de données et de transmissions optiques. Pour ces dernières applications et en termes de taux d'erreurs binaires, le gain est proche de 3 dB par rapport aux solutions actuelles (codes Reed-Solomon RS(255,239)), ce qui permet d'envisager – à performances égales – une réduction par deux de la puissance émise.
DOI (Digital Object Identifier)
CET ARTICLE SE TROUVE ÉGALEMENT DANS :
Accueil > Ressources documentaires > Archives > [Archives] Traitement du signal et ses applications > 5 gigabits/s de débit utile pour un turbo-décodeur > Architectures parallèles de turbo-décodeur
Cet article fait partie de l’offre
Réseaux Télécommunications
(141 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
3. Architectures parallèles de turbo-décodeur
Nos travaux s'inscrivent dans la continuité des recherches menées à TELECOM Bretagne sur l'implantation sur silicium de turbo-décodeurs de codes produits. À la suite de leur invention, une première thèse fut lancée dans laquelle les premières architectures de TDCP ont été définies . En 1997, un premier prototype de turbo-décodeur est conçu sur cible programmable. L'architecture mise en œuvre était une structure pipe-line, constituée d'un décodeur EPSP et de mémoires d'entrelacement par demi-itération ; il fonctionnait à 2 Mbits/s avec les FPGA de l'époque. Suite au dépôt d'un premier brevet en 2000 , une autre thèse est lancée sur une architecture haut débit . Les aspects de flexibilité et de synthèse haut niveau de ce type de décodeur sont étudiés dans une thèse soutenue en 2007 .
Enfin en 2005 un second brevet propose une architecture permettant d'atteindre des débits encore plus importants .
Dans cette partie, nous présentons ce dernier type d'architecture pour les turbo-décodeurs de code produit . Ce type d'architecture élimine les plans mémoires associés aux données du code produit entre les différentes demi-itérations. Il permet aussi de traiter des données à des débits élevés. Enfin, la latence de ce type d'architecture est fortement réduite. Pour ce faire, nous proposons un traitement parallèle suivant les lignes ou les colonnes.
Nous définissons la latence d'un décodeur élémentaire comme le nombre de symboles traités par le décodeur avant qu'un nouveau symbole présent en entrée du circuit soit à son tour complètement traité. Cette latence dépend de la structure du décodeur élémentaire et en particulier du nombre x de mots de code traités en pipeline. Dans le cas de la matrice n*n , la latence des décodages lignes ou colonnes est de n*( x − 1) symboles. Enfin, la latence entre le décodage des lignes et le décodage des colonnes est quasi nulle (absence de plan mémoire).
Si nous disposons des ressources matérielles pour décoder l'ensemble des lignes et des colonnes d'une matrice C, alors il devient possible de commencer le décodage des colonnes dès que des symboles composant les mots de code des lignes ont été traités. L'élimination des plans mémoires entre chaque demi-itération demande un traitement...
Cet article fait partie de l’offre
Réseaux Télécommunications
(141 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Architectures parallèles de turbo-décodeur
BIBLIOGRAPHIE
-
(1) - BERROU (C.), GLAVIEUX (A.), THITIMAJSHIMA (P.) - Near Shannon limit error correcting coding and decoding : Turbo Codes - ICC93 IEEE International Conference on Communication, vol. 2/3 (1993).
-
(2) - PYNDIAH (R.), GLAVIEUX (A.), PICART (A.), JACQ (S.) - Near optimum decoding of product codes - GLOBECOM94 (1994).
-
(3) - AZADET (K.), HARATSCH (E.F.), KIM (H.), SAIBI (F.), SAUNDERS (J. H.), SHAFFER (M.), SONG (L.), YU (M.-L.) - Equalization and FEC techniques for optical transceivers - Solid-State Circuits, IEEE Journal of, vol. 37, issue 3 (2002).
-
(4) - ITU-T G.709, Interface of the Optical Transport Networks - Telecommunication Standardization Section, International Telecommunication Union (2003).
-
(5) - AIT SAB (O.), LEMAIRE (O.V.) - Block turbo code performances for long-haul DWDM optical transmission systems - Optical Fiber Communication Conference, vol. 3 (2000).
-
(6)...
DANS NOS BASES DOCUMENTAIRES
Base documentaire Réseaux – Télécommunications
SARI (H.) - Transmission des signaux numériques - [E 7 100] (1995).
Base documentaire Archives Électronique/Informatique/Télécom
BATTAIL (G.) - Théorie du codage et protection contre les erreurs - [E170_12_1978] (1978).
HAUT DE PAGE
ITU-T G.709 - 2003 - Interface of the Optical Transport Networks (OTN). - -
ETSI EN 301 790 V1.4.1 - 2005 - Digital Video Broadcasting (DVB) ; Interaction channel for satellite distribution systems. - -
ETSI TR 101 790 V1.3.1 - 2006 - Digital Video Broadcasting (DVB) ; Interaction channel for Satellite Distribution Systems ; Guidelines for the use of EN 301 790. - -
ETSI TR 125 996 V7.0.0 - 2007 - Universal Mobile Telecommunications System (UMTS) ; Spacial channel model for Multiple Input Multiple Output (MIMO) simulations (3GPP TR 25.996 version 7.0.0 Release 7). - -
EN 300 652 Edition 1 - 1996 - Radio Equipment and Systems (RES) ; High Performance Radio Local Area Network (HIPERLAN) Type 1 ; Functional specification. - -
EN 300 652 Ver. 1.2.1 - 1998 - Broadband Radio Access Networks (BRAN) ; High Performance Radio Local Area Network (HIPERLAN) Type 1 ; Functional specification. - -
TR 101 683 Ver. 1.1.1 - 2000 - Broadband Radio Access Networks (BRAN) ; HIPERLAN Type 2 ; System Overview. - -
TIA/EIA/IS-2000.1-A...
Cet article fait partie de l’offre
Réseaux Télécommunications
(141 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive