Présentation
RÉSUMÉ
Cet article a pour but de retracer les évolutions techniques qui ont abouti aux mémoires actuelles. Après une brève présentation des différents sous-ensembles de ce composant que sont la matrice de mémorisation, la logique de contrôle et l’interface d’entrée-sortie, nous détaillons pour chacun d’eux leurs évolutions. Le portrait de ce que l’on pourrait appeler la « mémoire idéale » est ensuite esquissé à partir des recherches et des réponses industrielles actuelles. En particulier trois composants électroniques disponibles aujourd’hui qui sont les mémoires à changement de phase, ferroélectriques et magnétorésistives (respectivement la PCRAM, la FRAM et la MRAM) sont présentés.
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleABSTRACT
This article traces the technical developments that have led to current data memory stores. After a brief presentation of the different subsets of this component, including the storage array, the control logic and the input-output interface, we detail how each of them has developed. The picture of what might be called the "perfect memory" is then sketched from current research and industry trends. In particular, three electronic components now available, namely phase change, ferroelectric and magnetoresistive memories (PCRAMs, FRAMs and MRAMs), are presented.
Auteur(s)
-
Philippe DARCHE : Maître de conférences à l’institut universitaire de technologie (IUT) Paris Descartes - Chercheur au laboratoire LIP6 – université Pierre et Marie Curie (UPMC), France
INTRODUCTION
Depuis les premières mémoires intégrées vives statiques et dynamiques de la société Intel apparues respectivement en 1969 et 1971, ce composant n’a cessé d’évoluer en termes de capacité de stockage et de performance, principalement le temps de latence et le débit. La capacité de la mémoire dynamique est ainsi passée de 1 Kib (référence Intel 1103 - 1971) à 8 Gib (DDR3 SDRAM - 2012) et son temps de cycle a débuté à 580 ns pour arriver aux alentours de 40 ns (modèle 1600 9-9-9-24, ligne activée) pour une lecture aléatoire (mêmes références que précédemment).
L’objet de cet article est de retracer les évolutions techniques de la mémoire à semi-conducteurs. Les différents sous-ensembles de ce composant, qui sont la matrice de mémorisation, la logique de contrôle périphérique et l’interface, sont d’abord présentés. Nous détaillons ensuite l’évolution de chacun d’eux. Par ailleurs les progrès de l’intégration font qu’il est aujourd’hui possible d’intégrer un système informatique sur une seule puce. La mémoire qui y est intégrée se nomme mémoire embarquée. Nous précisons ses avantages. Pour terminer, nous esquissons ce que pourrait être la « mémoire idéale » à partir des recherches actuelles. Son portrait pourrait être une capacité de stockage identique à celle des mémoires « classiques », une absence de volatilité de l’information, un débit compatible avec les architectures de processeurs actuelles et une meilleure efficacité énergétique. Nous présentons en particulier trois réponses industrielles actuelles que sont les mémoires à changement de phase, ferroélectriques et magnétorésistives dont les représentants respectifs sont la PCRAM, la FRAM et la MRAM.
MOTS-CLÉS
technologie de l'information mémoire à semi-conducteurs à accès aléatoire mémoire vive mémoire morte mémoire émergente
KEYWORDS
information technology | solid-state random access memory | RAM | ROM | emerging memory
VERSIONS
- Version courante de juin 2020 par Philippe DARCHE
DOI (Digital Object Identifier)
CET ARTICLE SE TROUVE ÉGALEMENT DANS :
Accueil > Ressources documentaires > Archives > [Archives] Technologies logicielles et architecture des systèmes > Évolution des mémoires à semi-conducteurs à accès aléatoire > Vers la « mémoire idéale »
Cet article fait partie de l’offre
Électronique
(232 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
7. Vers la « mémoire idéale »
Une association professionnelle, l’ITRS (International Technology Roadmap for Semiconductors), représentant les principales associations professionnelles du secteur, publie un rapport tous les deux ans donnant des prévisions sur le futur des semi-conducteurs. Les technologies actuelles de fabrication des circuits intégrés atteignent leurs limites. Il y a ce que les spécialistes nomment le mur de briques rouges qui est la limite physique de la finesse de la gravure. La définition de la finesse de gravure est différente selon le type de composant. Ainsi, pour la mémoire EEPROM flash, il s’agit de la distance minimale entre deux pistes en polysilicium. Par contre, pour la mémoire et le CPU, il s’agit de la distance minimale entre deux pistes en métal M1 à partir de laquelle l’ITRS a défini le demi-pas (pitch) F. L’évolution de la finesse de gravure d’un circuit intégré dépend de paramètres physiques, technologiques et, bien évidemment, économiques. La figure 45 [H1058] précise son évolution.
Les chercheurs ont une préférence pour les technologies qui peuvent être mises à l’échelle, c’est-à-dire ici réductibles, sans aucune modification fondamentale de ces dernières. La cellule SRAM ne peut se réduire pour des raisons structurelles (type 6T ou 4T-2R) mais la taille de celle-ci suit la diminution de la finesse de gravure. Le condensateur de la DRAM doit posséder une certaine capacité pour ne pas diminuer la période de rafraîchissement. Il ne peut donc pas suivre la réduction d’échelle. L’interface synchrone a amélioré le débit de données mais pas la latence. Pour la mémoire EEPROM flash, l’approche de la grille flottante trouve sa limite dans la finesse de l’isolant entre la grille flottante et le substrat qui est de l’ordre de 7 nm afin de pouvoir garantir une durée de rétention de 10 ans. Cette épaisseur minimale limite par ailleurs les vitesses d’effacement et d’écriture, non compatibles avec la vitesse de fonctionnement des microprocesseurs actuels. Il y a aussi un phénomène...
Cet article fait partie de l’offre
Électronique
(232 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Vers la « mémoire idéale »
BIBLIOGRAPHIE
-
(1) - DARCHE (P.) - Architecture des ordinateurs-Mémoires à semi-conducteurs : Principe de fonctionnement et organisation interne des mémoires vives. - Volume 1. Éditions Vuibert. ISBN 978-2-311-00476-2 (2012).
-
(2) - SIDDIQI (M.A.) - Dynamic RAM : Technology Advancements. - CRC Press. ISBN-13 978-1439893739 (2012).
-
(3) - Low power and reliable SRAM memory cell and array design. - Koichiro Ishibashi and Kenichi Osada Editors. Springer Series in Advanced Microelectronics. ISBN 978-3-642-19567-9 (2011).
-
(4) - MASUOKA (F.) et al - A new flash E2PROM cell using triple polysilicon technology. - 1984 International Electron Devices Meeting (IEDM) Digest, vol. 30, p. 464-467. December 1984.
-
(5) - DARCHE (P.) - Architecture des ordinateurs – Interfaces et périphériques-Cours avec exercices corrigés. - Éditions Vuibert. ISBN 2-7117-4814-6 (2003).
-
...
DANS NOS BASES DOCUMENTAIRES
ANNEXES
IEEE Draft Standard for Prefixes for Binary Multiples. IEEE Std P1541/D5. The Institute of Electrical and Electronics Engineers. New York, USA. April 2002.
IEEE Standard for Prefixes for Binary Multiples. IEEE Std 1541-2002. ISBN 0-7381-3386-8.
IEC Letter symbols to be used in electrical technology-Part 2 : Telecommunications and electronics-Symboles littéraux à utiliser en électrotechnique – Partie 2 : Télécommunications et électronique. International Electrotechnical Commission. IEC 60027-2 – Édition 2.0 – Bilingual. November 2000.
HAUT DE PAGECet article fait partie de l’offre
Électronique
(232 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive