Présentation
Auteur(s)
-
Thomas SKOTNICKI : Docteur en microélectronique - Ingénieur de recherche à France Télécom Centre national d’études des télécommunications (CNET) de Grenoble - Ingénieur ST Microelectronics
Lire cet article issu d'une ressource documentaire complète, actualisée et validée par des comités scientifiques.
Lire l’articleINTRODUCTION
La technologie CMOS (Complementary MOS), la plus répandue parmi toutes les technologies semi-conducteurs, se caractérise par le fait que toutes les fonctions logiques dans cette technologie sont réalisées moyennant l’utilisation d’une paire de transistors MOS complémentaires, c’est-à-dire connectés en série, l’un au canal N et l’autre au canal P. Lorsque l’un conduit, l’autre est fermé, grâce à quoi une porte logique CMOS ne consomme de l’énergie qu’au moment de la commutation. Cela distingue le CMOS de toutes les autres technologies. Les autres technologies MOS, telles que NMOS par exemple, présentent une consommation statique non négligeable, due au fait que le transistor de charge n’est pas complètement fermé lorsque le transistor de commande est ouvert.
Une autre force motrice du CMOS est son dessin quasi symétrique entre les transistors N et P, d’où sa meilleure adaptation à la miniaturisation et à l’automatisation de la conception des circuits. La grande longueur du transistor de charge en technologie NMOS, par rapport à celle du transistor de commande, n’était pas facile à gérer lors du passage d’une génération technologique à l’autre. Les circuits CMOS présentent, en outre, une meilleure immunité au bruit et au rayonnement ionisant. Actuellement, leur position bénéficie, également, de l’énorme expérience accumulée au cours de ces années de règne du CMOS, ainsi que de l’inertie du système.
Pour toutes ces raisons la technologie CMOS continue à gagner du terrain ; en 2001, elle seule englobera 86% de la production mondiale des circuits intégrés.
Le premier circuit intégré CMOS consistait en un inverseur ne contenant que deux transistors. On peut apprécier les formidables progrès réalisés depuis, puisque, aujourd’hui, des circuits CMOS logiques en stade de pré-industriali-sation comportent de l’ordre de 100 millions de transistors. À l’échelle de l’an 2010, le premier circuit logique intégrant 1 milliard de transistors est attendu.
Selon la définition de Von Neumann, l’ordinateur se compose de trois éléments clefs : logique, mémoire et programme. L’invention du point mémoire DRAM (Dynamic Random Access Memory) à 1 transistor n’était pas moins déterminante pour les développements de la microélectronique que l’invention du transistor lui-même. Cette structure de Dennard contient une capacité MOS dont l’état de charge ou de décharge est contrôlé par un transistor MOS, les deux étant intégrés ensemble. À cause des fuites qui déchargent la capacité de stockage, les mémoires DRAM nécessitent un rafraîchissement périodique.
Les mémoires SRAM (Static Random Access Memory) ne présentent pas cet inconvénient ; une bascule, cœur de la SRAM, se maintient dans l’un de ces deux états stables (minimum d’énergie) tant qu’on ne coupe pas l’alimentation. En plus, du fait d’une consommation statique très faible en technologie CMOS, une SRAM, soutenue par une pile, peut conserver l’information pendant une période donnée après la coupure de l’alimentation. Le prix de cet avantage est l’encombrement, un point mémoire SRAM contenant 6 transistors au lieu d’un dans une DRAM.
L’invention par Frohman-Bentchkowsky (Intel) d’un point mémoire EPROM (Erasable Programmable Read Only Memory) a permis de concevoir les mémoires aussi denses que les DRAM (un point mémoire égale un transistor) mais indépendantes de l’alimentation et donc non volatiles.
Dans cet article concernant les circuits CMOS, nous aborderons les problèmes de la conception et de l’intégration des circuits sur une puce de silicium. Ensuite, nous passerons en revue le fonctionnement des opérateurs de base logiques, ainsi que les structures et le fonctionnement des divers points mémoires. Les liens avec la technologie seront illustrés par des exemples de dessins de masques pour les opérateurs de base et points mémoires les plus représentatifs. Nous terminerons en évoquant les problèmes principaux et les perspectives de développement des circuits intégrés sur silicium.
Le fonctionnement et la technologie de fabrication du transistor MOS, constituant la brique de base des tous les circuits MOS, sont présentés dans l’article Transistor MOS et sa technologie de fabrication
Pour les notations et les symboles, le lecteur se reportera au tableau placé à la fin du fascicule Transistor MOS et sa technologie de fabrication
VERSIONS
- Version courante de sept. 2019 par Alexandre VALENTIAN
DOI (Digital Object Identifier)
Cet article fait partie de l’offre
Électronique
(227 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Présentation
2. Opérateurs de base logiques
Par opposition à celui des circuits intégrés analogiques, le comportement des circuits intégrés logiques est lié aux niveaux de tensions haut et bas des sorties des transistors, les tensions intermédiaires apparaissant au cours des commutations n’ont pas d’importance, si ce n’est qu’elles déterminent la vitesse de commutation.
La convention commune attribue un état logique 1 aux entrées/sorties présentant un niveau haut et un état logique 0 à ceux qui présentent un niveau bas.
2.1 Inverseur CMOS
2.1.1 Principe de fonctionnement
La fonction logique la plus simple est celle de l’inverseur. Elle peut être décrite par la table de vérité (tableau 1) de l’inverseur, qui décrit l’état de sortie (OUT) en fonction de l’état d’entrée (IN).
La figure 6 présente le symbole et l’implémentation de la fonction inverseur en technologies CMOS et NMOS.
Lorsque IN est en état haut (Vin = VDD), la tension grille-source du PMOS est nulle :
VGS = Vin – VDD = 0 ;il est alors bloqué.
En même temps, le NMOS est conducteur, car sa tension VGS est maximale :
VGS = Vin – 0 V = VDD.La sortie est donc court-circuitée à la masse par le NMOS présentant une résistance très faible.
À l’opposé, lorsque IN est en état bas, c’est la PMOS qui court-circuite la sortie de l’alimentation (état haut), le NMOS restant bloqué.
-
Ce principe de fonctionnement dégage tout de suite quelques particularités intéressantes de l’inverseur CMOS :
-
la puissance dissipée en régime statique est nulle ; un des transistors restant toujours bloqué, il n’y a pas de passage de courant, contrairement à l’inverseur NMOS ;
-
les transistors conduisent uniquement au cours des commu-tations ; il s’ensuit que la dissipation de puissance dynamique augmentera avec la fréquence...
-
Cet article fait partie de l’offre
Électronique
(227 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive
Opérateurs de base logiques
BIBLIOGRAPHIE
-
(1) - SICARD (E.) - La microélectronique simulateur en main. - Tec & Doc - Lavoisier, 1992.
-
(2) - CAND (M.), DEMOULIN (E.), LARDY (J.-L.), SENN (P.) - Conception des circuits intégrés MOS. - Éditions Eyrolles et CNET-ENST, 1986.
-
(3) - ARRORA (N.) - MOSFET Models for VLSI Circuit Simulation. - Springer Verlag 1993.
-
(4) - COLINGE (J.-P.), VAN DE WIELE (F.) - Physique des dispositifs semi-conducteurs. - De Bœck-Wesmael, 1996.
-
(5) - SKOTNICKI (T.), MERCKEL (G.), PEDRON (T.) - A new punchthrough current model based on the Voltage-Doping Transformation. - IEEE Transaction on Electron Devices, pp. 1076-1086, July 1988.
-
(6) - SKOTNICKI (T.) et al - A new Analog/digital CAD model for sub-halfmicron MOSFETs - , pp. 165-168, Actes du congrès IEDM, 1994.
- ...
Cet article fait partie de l’offre
Électronique
(227 articles en ce moment)
Cette offre vous donne accès à :
Une base complète d’articles
Actualisée et enrichie d’articles validés par nos comités scientifiques
Des services
Un ensemble d'outils exclusifs en complément des ressources
Un Parcours Pratique
Opérationnel et didactique, pour garantir l'acquisition des compétences transverses
Doc & Quiz
Des articles interactifs avec des quiz, pour une lecture constructive