« L’intégration 3D représente un enjeu majeur de la microélectronique »

Instantanés Techniques : Pourriez-vous nous expliquer quelle est votre fonction et vos missions au sein du CEA-Léti ?

Je suis chef du département « composants silicium », dans lequel sont menées trois grandes activités. La première porte sur les microsystèmes usinés dans du silicium comme des capteurs, des actionneurs, des microcomposants RF (capacités, inductance, MEMs RF), etc., l’étude de leur fiabilité et les techniques de packaging collectif (Wafer Level packaging).

La deuxième concerne la technologie 3D ou l’intégration 3D, ce qu’on appelle le « stacking de puces », l’empilement de puces sur puces ou l’empilement de wafer sur wafer, avec des techniques d’amincissement de puces, dans le but d’aller vers des intégrations de plus en plus poussées. Ces  techniques 3D permettent d’augmenter les performances (exemple la bande passante entre un processeur et une mémoire), de réduire la consommation électrique en remplaçant une longue connexion horizontale par une courte connexion verticale, de baisser les coûts de production en choisissant la technologie adaptée à la fonction recherchée, de réduire le facteur de forme.

Enfin, la troisième activité se rapporte à l’évolution de la microélectronique avancée en travaillant sur de nouvelles architectures de transistors développées sur une couche mince de silicium sur isolant (transistors FDSOI 28 nm et 20 nm), de nouvelles architectures de mémoire non volatiles, des composants de puissance (en choisissant du GaN sur Silicium) adaptés aux marchés du véhicule électrique ou hybride et du photovoltaïque.

Les wafer ?

Ce sont des plaques de silicium allant de 100 microns à 300 millimètres de diamètre pour les tranches les plus larges. Actuellement, nous sommes équipés en lignes 200 millimètres et en lignes 300 millimètres, les deux standards de l’industrie.

Quel est l’enjeu de l’intégration 3D ?

Aujourd’hui, dans les cartes électroniques, vous avez des composants placés dans des packages et soudés sur une carte. L’idée est de prendre des puces nues, et de les empiler les unes sur les autres pour éviter les packages intermédiaires. On obtient ainsi un seul package, une fois les différentes puces empilées. Il en résulte une augmentation du niveau d’intégration, de la fiabilité, de la performance, et une baisse de la consommation électrique et du facteur de forme.

Ceci dit, empiler les puces implique qu’il faut être capable de les amincir. Et une fois que vous avez aminci un wafer à quelques dizaines ou 80 microns, il devient difficile de manipuler ce film très mince qui se retourne sur lui-même. Il faut donc coller ce support très fin sur un autre support plus rigide, durant la manipulation et disposer de techniques de collage intermédiaire.

Il faut également être capable de faire des trous dans le silicium, ce qu’on appelle des « through silicon-via » (TSV) pour pouvoir faire les reprises de contact électrique et pouvoir empiler les puces tout en maintenant un contact électrique vers l’extérieur.

En R&D, nous disposons au CEA-Léti des mêmes équipements que les partenaires industriels. L’avantage est que lorsque nous mettons au point un procédé, ou un nouveau composant, nous pouvons transférer le flow à nos partenaires industriels en donnant et en décrivant les différentes étapes de fabrication, sur les différentes machines. [suite page 2]

Quelles sont les autres activités du département ?

Tout ce qui est micro, nanoélectronique, et plus précisément sur le transistor élémentaire. Ce dispositif de base peut être décrit schématiquement comme un interrupteur pouvant être mis en position ON ou OFF, devant commuter le plus vite possible, minimiser les courants de fuite en position OFF, et  faire passer le plus de courant possible. Actuellement, nous travaillons sur les diminutions de géométrie de ces transistors (28 nm, 20 nm, 14 nm, 10 nm). L’état de l’art en  production est autour du nœud 32 nanomètres pour les technologies les plus avancées.

Ce n’est pas 28 ?

Oui, 32-28, le 28 étant une variante du 32, avec un shrink optique. Le Léti a transféré le 32-28 à STMicroelectronics, ainsi qu’à ses partenaires. Aujourd’hui, nous travaillons sur le 20 nanomètres, le 14 nanomètres, le 11 et en dessous, avec différentes architectures de transistor.

Une autre activité du département porte sur les mémoires embarquées non-volatiles. Ce sont des mémoires, qui lorsqu’elles ne sont pas alimentées en tension, conservent quand même l’information qui est stockée.

Un autre domaine de recherche porte sur les composants de puissance. Ce sont des composants susceptibles de travailler à très haute tension et à très fort courant, liés à l’arrivée prochaine et aux besoins futurs de la voiture électrique, de la voiture hybride, du photovoltaïque, et du solaire.

Bien sûr, tous ces projets requièrent des équipes de modélisation, de simulation, de caractérisation électrique, ainsi que des moyens de test, de pré-production, etc. Nous sommes un peu plus de 300 personnes au département « composants Silicium » et nous exploitons les possibilités de nos plateformes technologiques (500 personnes travaillant sans interruption 24 heures / 24 et 7 jours sur 7).

Avez-vous des exemples d’innovations récentes provenant du CEA-Léti à nous donner ?

Grâce à l’empilement 3D, nous avons réalisé récemment avec STMicroelectronics des modules « camera phones », utilisés dans les téléphones SC et les téléphones Nokia.

Nous avons aussi travaillé sur des concepts d’empilement de circuits processeurs et de mémoires. Pour avoir la mémoire au-dessus des unités de calcul, et non à côté, avec ces architectures, on peut augmenter les débits d’information entre la mémoire et le processeur. Ainsi, on peut obtenir de meilleures performances et réduire la consommation.

Finalement, on pourrait résumer la mission du département en ces termes : obtenir les meilleures performances en termes de puissance de calcul, avoir la consommation la plus faible possible, dans l’encombrement le plus réduit possible, s’interfacer avec l’environnement grâce à de nouveaux capteurs et actionneurs. Soit, réaliser des objets toujours plus petits, toujours plus performants, toujours moins gourmands en énergie.

Ce qui est assez désagréable aujourd’hui avec les smartphones, c’est la réduction importante de leur autonomie par rapport à un téléphone classique qui a, lui, 10 jours d’autonomie. Aujourd’hui, sur votre smartphone, vous avez une journée d’autonomie, parfois même moins. Cela dépend du mode d’utilisation, mais globalement, la contrainte utilisateur est forte.

D’autre part, nous travaillons sur de nouveaux concepts pour fabriquer des capteurs en silicium, qui peuvent être des accéléromètres, des gyromètres, des magnétomètres pour faire de la mesure de champ magnétique, des boussoles, et sur des concepts mettant en œuvre simultanément ces capteurs, pour plus de degré de liberté. Ces composants trouvent leurs débouchés dans les consoles de jeux, les portables, etc.

Enfin, un autre axe de recherche concerne tout ce qui est architecture radiofréquence, le but étant d’apporter de l’innovation grâce à une bonne exploitation des microtechnologies dans ces étages de radiofréquence pour pouvoir mieux intégrer (les composants passifs comme les capacités ou les inductance), ou obtenir de meilleures performances.

Quels types de collaborations entretenez-vous ?

Le CEA-Leti ne reçoit qu’une faible partie de son budget en provenance du CEA, de l’ordre des 15 %. 85 % du budget provient donc de ressources externes, dont 50 % de financements industriels, et le reste, de financements de projets coopératifs par le ministère de l’Économie, des Finances et de l’Industrie, le ministère de la Recherche, les pôles de compétitivité ou la Commission européenne.

Quels sont vos partenariats à l’international ?

Aujourd’hui, nos plus gros clients dans le domaine de la microélectronique sont STMicroelectronics, IBM, Soitec. Nous sommes également très impliqués dans le cadre du plan Estrosi, visant à maintenir des emplois dans la microélectronique en France, sur les sites de production. Nous collaborons ainsi avec ST Tours, Altis, IPDIA, Soitec, de grands acteurs français pour qui nous participons au développement de nouvelles activités et participons au maintien et à la création d’emploi. À l’international, nous travaillons entre autres avec Freescale, IBM, Shin-Etsu, tout en cherchant à favoriser l’écosystème local, avec des partenariats majeurs avec STMicroelectronics et Soitec.

Quelle position occupe la France au niveau de la recherche dans ce domaine ?

Le Léti à Grenoble fait clairement partie des trois centres européens à la pointe dans ce domaine, avec l’IMEC en Belgique, et les Fraunhofer en Allemagne. Nous disposons d’investissements annuels récurrents très lourds qui nous permettent d’acheter les équipements dont nous avons besoin et ainsi de rester dans la course de la microélectronique.

Propos recueillis par Carole Hamon