L’« IP to the Pin », prochaine phase de l’intégration de la conception et du test

Le fait de partager des blocs de propriété intellectuelle FPGA entre la conception et le test va considérablement raccourcir la vérification et la validation des conceptions mais aussi réduire les temps de test en production et améliorer la détection de défauts.

« L’orientation du marché vers des architectures reconfigurables va permettre aux ingénieurs de conception et de test de travailler à des niveaux d’abstraction similaires. Ceci est une étape majeure pour faire de la concomitance de la conception et du test au niveau système, une réalité », affirme Dr. James Truchard, PDG, Président, et Co-fondateur de National Instruments dans la version 2011 du rapport « Perspectives du test automatique ». Pourtant, les mondes de de la conception et du test semblent tellement éloignés l’un de l’autre que beaucoup ont jugé cet objectif impossible à atteindre. Dans le monde de la conception, la plupart des ingénieurs utilisent les tout derniers logiciels de CAO électronique qui ont connu une révolution spectaculaire au cours des dix dernières années. L’industrie du test n’a pas évolué au même rythme, et de nombreuses sociétés ont choisi d’investir davantage dans leurs outils de conception que dans leurs outils d’ingénierie de test. Il s’en suit que les ingénieurs sont fréquemment en difficulté lorsqu’ils testent les matériels électroniques centrés sur un logiciel.

Des experts de chaque industrie ont envisagé des solutions pour combler cet écart. Dans l’industrie des semi-conducteurs, ils ont recommandé la solution du test protocol-aware. Certains visionnaires au sein du département américain de la Défense ont proposé l’instrumentation virtuelle. Quant à l’industrie automobile, elle a adopté le test HIL (Hardware-In-the-Loop) et MIL (Model-In-the-Loop). En observant de plus près ces architectures d’instrumentation reconfigurables, il est possible d’identifier un certain nombre d’axes communs : une approche au niveau système, l’intégration de la conception et du test, et l’extension des architectures logicielles dans les FPGA (Field-Programmable Gate Arrays).

Conception et test concomitants grâce à la réutilisation d’IP

La prochaine phase de l’intégration de la conception et du test est la capacité pour les ingénieurs de déployer des blocs de propriété intellectuelle (IP), aussi bien dans les matériels sous test (DUT) que dans les instruments reconfigurables. Cette capacité est appelée « IP to the pin » car elle embarque l’IP logicielle définie par l’utilisateur au plus près des broches d’E/S des instruments reconfigurables de nouvelle génération. L’IP logicielle intègre des fonctions comme la logique de contrôle, l’acquisition de données, la génération, les protocoles numériques, le cryptage, les mathématiques, les radiofréquences et le traitement du signal.

Le fait de réutiliser les IP nécessite que les ingénieurs de conception et de test œuvrent à un certain niveau d’abstraction et utilisent une méthodologie de conception commune. Cette technique est représentée par le « diagramme en V » dans lequel chaque phase de conception correspond à une phase de vérification ou de test. De cette façon, les équipes de conception et de test peuvent travailler « du haut vers le bas du V », à savoir de la modélisation et de la conception de plus haut niveau jusqu’à l’implémentation de plus bas niveau, tout en conduisant des tests à chaque étape.

Par exemple, un système sur puce (SOC) MIMO (Multiple-Input and Multiple-Output) est composé de récepteurs, d’émetteurs, de convertisseurs, de filtres, de commutateurs et d’un processeur. De plus, ce système sur puce intègre des IP logicielles telles que le codage, la modulation, le cryptage et les protocoles de communication. Pour valider pleinement les fonctionnalités des sous-composants logiciels et matériels parfaitement intégrés du système sur puce, les ingénieurs ont besoin de capacités de test au niveau système afin d’émuler un autre matériel de communication au sein du système, comme une station de base. Étant donné que plusieurs blocs d’IP sont communs au DUT et au système de test, c’est un cas idéal pour une conception et un test concomitants grâce à la réutilisation d’IP.

Les FPGA préférés aux ASICs lors des choix de conception

La possibilité pour un ingénieur de test d’embarquer directement l’IP de conception SOC dans l’instrumentation pour effectuer des tests au niveau système peut considérablement raccourcir la validation de la conception, réduire les temps de test en production et améliorer la détection de défauts. Deux tendances vont permettre aux prochains systèmes de test reconfigurables de fournir des capacités « IP to the pin » : l’orientation du marché vers les FPGA et la disponibilité de logiciels de haut niveau pour les programmer.

Le marché de l’électronique est sur le point d’adopter une architecture basée FPGA aussi bien pour les matériels électroniques que pour l’instrumentation de test. La loi de Moore est devenue une indication indirecte des augmentations colossales en termes de performances et des réductions drastiques en termes de coûts concernant tous les matériels à base de semi-conducteurs et produits électroniques. En dehors des microprocesseurs, ce sont probablement les FPGA qui ont le plus profité de la loi de Moore car leurs fonctionnalités et le nombre de cellules logiques ont très fortement augmenté tandis que leur coût par transistor a diminué. Les ingénieurs peuvent désormais embarquer des IP logicielles supplémentaires au sein d’un seul et unique FPGA.

Les fournisseurs commencent également à intégrer des FPGA avec des matériels tels que des processeurs, des convertisseurs de données, et des émetteurs/récepteurs pour offrir des performances accrues et une programmabilité utilisateur au plus près des broches d’E/S. C’est la loi de Moore qui, en rendant le coût et la taille des portes programmables presque insignifiants, a permis cette tendance. Toutes ces avancées tendent à aligner les capacités des FPGA sur celles d’un ASIC. Ces dix dernières années, cette amélioration des performances et le caractère reprogrammable au niveau du logiciel ont conduit le marché à s’orienter vers des conceptions basées FPGA en ce qui concerne les matériels électroniques. Dans un rapport datant de 2009, la société de conseil et de recherche Gartner constatait que les FPGA affichaient désormais un rapport de 30 contre 1 lors du choix de conception comparés aux ASIC. Toutes les industries et tous les domaines d’application adoptent les FPGA, y compris l’électronique grand public, l’électronique automobile et les technologies aérospatiales. Moshe Gavrielov, PDG de Xilinx, a appelé cette migration vers les FPGA « l’impératif programmable ».

La conception FPGA plus accessible à un plus grand nombre d’ingénieurs

Grâce à l’impératif programmable, les ingénieurs de conception peuvent se tourner vers des niveaux d’abstraction plus élevés dans la conception des semi-conducteurs et des systèmes électroniques. De plus en plus, ils sont à même de réutiliser des IP FPGA existantes en guise de blocs de construction d’une nouvelle conception. Cette abstraction leur permet de concevoir à un niveau système et de mettre de nouveaux produits dotés de nouvelles caractéristiques sur le marché plus rapidement que jamais. Ce qui nous conduit à la seconde tendance du marché : la plus grande disponibilité et l’augmentation des capacités des outils de synthèse de haut niveau (HLS) pour les ingénieurs de test. Ces outils HLS fournissent un processus automatisé qui interprète la description algorithmique d’un comportement désiré et crée une logique FPGA qui met en œuvre ce comportement. Cette abstraction rend la conception FPGA plus accessible à un plus grand nombre d’ingénieurs et offre une plate-forme pour la programmation au niveau système.

Il existe également des écosystèmes IP multifournisseurs émergents qui intègrent des cœurs IP de tous les principaux fournisseurs de FPGA ainsi que de leurs partenaires dans les domaines du logiciel et de l’instrumentation. L’IPN et FPGA de National Instruments et les microsites IP de Cadence/Xilinx sont des exemples d’écosystèmes. Ils contiennent des centaines de fonctions et de blocs d’IP, y compris le CORE Generator de Xilinx, des cœurs de protocole de communication série et des composant AES (Advanced Encryption Standard), ainsi que des algorithmes de transfert en continu (streaming) en peer-to-peer.

Selon National Instruments, ces tendances donnent aux ingénieurs les capacités nécessaires pour réutiliser les IP et rendre possible la concomitance de la conception et du test. Pour aller plus loin, les sociétés doivent adopter une stratégie d’investissement qui dote les ingénieurs de conception et de test de capacités comparables. Elles pourront ainsi réduire leur temps de mise sur le marché, accroître la qualité de leurs produits et générer davantage de profit, bref optimiser leur activité au maximum.

Déjà paru :